一种网络物理隔离网闸开发平台[发明专利]

(12)发明专利申请

(10)申请公布号 CN 111884985 A(43)申请公布日 2020.11.03

(21)申请号 2019111155.2(22)申请日 2019.11.15

(71)申请人 江苏云涌电子科技股份有限公司

地址 225300 江苏省泰州市海陵区泰安路

16号(72)发明人 肖相生　高渊　李占才　刘杨　

赵丰　颜环宇　(74)专利代理机构 南京中高专利代理有限公司

32333

代理人 徐莉娜(51)Int.Cl.

H04L 29/06(2006.01)

权利要求书1页 说明书3页 附图6页

()发明名称

一种网络物理隔离网闸开发平台(57)摘要

本发明提供了一种网络物理隔离网闸开发平台,包括一物理隔离模块，所述物理隔离模块包括第一FPGA和第二FPGA，所述第一FPGA通过第一PCIE接口连接内网或，所述第二FPGA通过第二PCIE接口连接内网或，所述第一FPGA和第二FPGA之间通过LVDS方式连接并可进行双通道数据传输。本发明通过LVDS方式实现数据交互，较传统本地总线或网络转发的方式具有更高的性能，由于LVDS数据交互是板内差分信号传输，因此使得数据传输质量和稳定性能好。

CN 111884985 ACN 111884985 A

权　利　要　求　书

1/1页

1.一种网络物理隔离网闸开发平台,包括一物理隔离模块，其特征在于：所述物理隔离模块包括第一FPGA和第二FPGA，所述第一FPGA通过第一PCIE接口连接内网或，所述第二FPGA通过第二PCIE接口连接内网或，所述第一FPGA和第二FPGA之间通过LVDS方式连接并可进行双通道数据传输。

2.根据权利要求1所述的网络物理隔离网闸开发平台，其特征在于：所述第一FPGA和第二FPGA的型号为xc7z015-1CLG485C。

3.根据权利要求2所述的网络物理隔离网闸开发平台，其特征在于：所述第一FPGA和第二FPGA之间通过LVDS具体的连接方式是：所述第一FPGA和所述第二FPGA的H6、F7、E7、D7、D6、E8、D8、G8、G7、F5、E5、G6、F6、C8、B8、B7、B6、A7、A6、A5、A4、B4、B3、D3、C3、A2、A1、D1、C1、E2、D2、H4、H3、G4、F4、E4、E3、G3、G2、F2、H1、G1管脚一一对应直接连接，用作第一数据传输通道；所述第一FPGA和所述第二FPGA的H8、J8、K8、J7、J6、K7、L7、L6、M6、N8、P8、M8、M7、J5、K5、J2、J1、J3、K2、L2、L1、T2、T1、M2、M1、N1、P1、R3、R2、P3、P2、N6、N5、P6、P5、N4、N3、M4、M3、R5、R7、R8管脚一一对应直接连接，用作第二数据传输通道。

4.根据权利要求2所述的网络物理隔离网闸开发平台，其特征在于：还包括第一加解密单元和第二加解密单元，所述第一加解密单元与所述第一FPGA连接，所述第二加解密单元与所述第二FPGA连接，均用于实现SM1加解密算法。

5.根据权利要求4所述的网络物理隔离网闸开发平台，其特征在于：所述第一加解密单元采用SSX30-D芯片。

6.根据权利要求4所述的网络物理隔离网闸开发平台，其特征在于：所述第二加解密单元采用SSX30-D芯片。

2

CN 111884985 A

说　明　书

一种网络物理隔离网闸开发平台

1/3页

技术领域

[0001]本发明涉及通信安全技术领域，具体是一种网络物理隔离网闸开发平台。背景技术

[0002]网络隔离，是指两个或两个以上的计算机或网络不相连、不相通、相互断开。不需要信息交换的网络隔离，只需要完全断开，不通信不联网即可。如果既要隔离又要交换数据，就需要特定的技术来实现。一般所说的网络隔离技术，是指在需要信息交换的情况下实现网络隔离的技术。主要是指把两个或两个以上可路由的网络(如:TCP/IP)通过不可路由的协议(如工PX/SpX、NetBEU等)进行数据交换而达到隔离目的。

[0003]目前现有隔离方式主要有通过网络转发和本地总线转发的方式，但是这些技术方式存在数据传输速度较慢的问题。另外，现有隔离方式在高速传输情况下通常采用单芯片来实现内数据交互，但这种技术方式又存在成本较高的问题。发明内容

[0004]本发明的目的在于克服以上存在的技术问题，提供一种基于LVDS内部数据传输方式的网络物理隔离网闸开发平台。[0005]为实现上述目的，本发明采用如下的技术方案：

[0006]一种网络物理隔离网闸开发平台,包括一物理隔离模块，所述物理隔离模块包括第一FPGA和第二FPGA，所述第一FPGA通过第一PCIE接口连接内网或，所述第二FPGA通过第二PCIE接口连接内网或，所述第一FPGA和第二FPGA之间通过LVDS方式连接并可进行双通道数据传输。[0007]进一步地，所述第一FPGA和第二FPGA的型号为xc7z015-1CLG485C。[0008]进一步地，所述第一FPGA和第二FPGA之间通过LVDS具体的连接方式是：所述第一FPGA和所述第二FPGA的H6、F7、E7、D7、D6、E8、D8、G8、G7、F5、E5、G6、F6、C8、B8、B7、B6、A7、A6、A5、A4、B4、B3、D3、C3、A2、A1、D1、C1、E2、D2、H4、H3、G4、F4、E4、E3、G3、G2、F2、H1、G1管脚一一对应直接连接，用作第一数据传输通道；所述第一FPGA和所述第二FPGA的H8、J8、K8、J7、J6、K7、L7、L6、M6、N8、P8、M8、M7、J5、K5、J2、J1、J3、K2、L2、L1、T2、T1、M2、M1、N1、P1、R3、R2、P3、P2、N6、N5、P6、P5、N4、N3、M4、M3、R5、R7、R8管脚一一对应直接连接，用作第二数据传输通道。[0009]进一步地，还包括第一加解密单元和第二加解密单元，所述第一加解密单元与所述第一FPGA连接，所述第二加解密单元与所述第二FPGA连接，均用于实现SM1加解密算法。[0010]进一步地，所述第一加解密单元采用SSX30-D芯片。[0011]进一步地，所述第二加解密单元采用SSX30-D芯片。[0012]本发明的有益效果：[0013]1、本发明通过LVDS方式实现数据交互，较传统本地总线或网络转发的方式具有更高的性能，因此数据传输质量和稳定性能好。[0014]2、本发明通过两个低成本的FPGA芯片实现了高速数据传输功能，解决了传统采用

3

CN 111884985 A

说　明　书

2/3页

单芯片实现高速数据传输成本贵的问题。

附图说明

[0015]图1：本发明一种网络物理隔离网闸开发平台实施例一的电路结构框图。[0016]图2：本发明第一FPGA的LVDS发送管脚电路原理图。[0017]图3：本发明第二FPGA的LVDS接收管脚电路原理图。[0018]图4：本发明第一FPGA的LVDS接收管脚电路原理图。[0019]图5：本发明第二FPGA的LVDS发送管脚电路原理图。[0020]图6：本发明一种网络物理隔离网闸开发平台实施例二的电路结构框图

具体实施方式

[0021]下面结合附图及实施例对本发明进行详细说明。[0022]实施例1：[0023]如图1所示，一种网络物理隔离网闸开发平台,包括一物理隔离模块，所述物理隔离模块包括第一FPGA和第二FPGA，所述第一FPGA通过第一PCIE接口连接内网或，所述第二FPGA通过第二PCIE接口连接内网或，所述第一FPGA和第二FPGA之间通过LVDS方式连接并可进行双通道数据传输。第一FPGA和第二FPGA的型号均为xc7z015-1CLG485C。[0024]LVDS：Low Voltage Differential Signaling，低电压差分信号。LVDS传输支持速率一般在155Mbps(大约为77MHz)以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

[0025]如图2-3所示，所述第一FPGA和所述第二FPGA的H6、F7、E7、D7、D6、E8、D8、G8、G7、F5、E5、G6、F6、C8、B8、B7、B6、A7、A6、A5、A4、B4、B3、D3、C3、A2、A1、D1、C1、E2、D2、H4、H3、G4、F4、E4、E3、G3、G2、F2、H1、G1管脚一一对应直接连接，用作第一数据传输通道，即所述第一FPGA通过LVDS向所述第二FPGA发送数据，所述第二FPGA通过LVDS接收所述第一FPGA发送的数据。

[0026]如图4-5所示，所述第一FPGA和所述第二FPGA的H8、J8、K8、J7、J6、K7、L7、L6、M6、N8、P8、M8、M7、J5、K5、J2、J1、J3、K2、L2、L1、T2、T1、M2、M1、N1、P1、R3、R2、P3、P2、N6、N5、P6、P5、N4、N3、M4、M3、R5、R7、R8管脚一一对应直接连接，用作第二数据传输通道，即所述第二FPGA通过LVDS向所述第一FPGA发送数据，所述第一FPGA通过LVDS接收所述第二FPGA发送的数据。

[0027]这样通过LVDS实现了第一FPGA和第二FPGA双向之间的数据传输，由于LVDS数据交互是板内差分信号传输，因此使得数据传输质量和稳定性能好。[0028]实施例2：[0029]如图6所示，与上述实施例1的区别在于，还包括第一加解密单元和第二加解密单元，所述第一加解密单元与所述第一FPGA连接，所述第二加解密单元与所述第二FPGA连接，均用于实现SM1加解密算法。其中，所述第一加解密单元和第二加解密单元均采用SSX30-D芯片。

[0030]下面简要介绍下本发明的工作原理：

4

CN 111884985 A[0031]

说　明　书

3/3页

本发明主要用于实现内网主机与主机之间的网络隔离，当第一FPGA连接

主机时，主机数据通过第一PCIE接口传输给第一FPGA，第一FPGA通过第一加解密单元对数据加密处理，加密处理后，第一FPGA将加密后的数据通过LVDS发送给第二FPGA，第二FPGA接收数据后，通过第二加解密单元对其解密，解密后通过第二PCIE接口发送给内网主机。当第二FPGA需要将内网主机数据发送给第一FPGA时，第二FPGA通过第二PCIE接口获取内网主机的数据，并通过第二加解密单元对其进行加密，加密后通过LVDS发送给第一FPGA，第一FPGA接收数据后通过第一加解密单元对其解密，解密完成后通过第一PCIE接口发送给主机。本发明基于LVDS技术方式实现两个FPGA之间通过双通道进行数据互传，从而保证数据隔离传输。

[0032]最后应说明的是：以上实施例仅用以说明本发明而并非本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围中。

5

CN 111884985 A

说　明　书　附　图

1/6页

图1

6

CN 111884985 A

说　明　书　附　图

图2

7

2/6页

CN 111884985 A

说　明　书　附　图

3/6页

图3

8

CN 111884985 A

说　明　书　附　图

4/6页

图4

9

CN 111884985 A

说　明　书　附　图

5/6页

图5

10

CN 111884985 A

说　明　书　附　图

6/6页

11

图6