纳米尺度CMOS集成电路关键技术研究
分析研究课题 选择数据库
根据课题需求以及校园网资源情况，本课题选用下列数据库： 查找中文文献信息数据库。 中国期刊全文数据库
中国博士学位论文全文数据库 维普中文科技期刊数据库
中国知网CNKI信息资源检索系统 中国学术期刊网络出版总库 查找外文文献信息数据库。 专利文献信息数据库。
确定检索式
检索点：
中文：题名或关键词；关键词；主题；标题；文章题目 外文： 检索词.
中文：纳米；COMS；集成电路。
外文：Namometer；COMS；Integrated Circuit (IC)n. 构建检索式。
中文：纳米AND COMS ;纳米AND 集成电路
外文：Namometer AND COMS；Namometer AND IC
记录检索结果
利用上述数据库，使用不同的检索项进行检索，并按照课题需求，对检索结果进行判断，筛选记录切题文献。 中文文献信息检索
1. 中国期刊全文数据库 (http://211.70.251.6/kns50) 检索步骤
检索过程：使用高级检索 检索项 主题 主题 关键字 篇名 关键字 检索词 纳米 集成电路 纳米 研究 集成电路 逻辑 并且 并且 并且 并且 进入学校图书管——网络数据库——中国期刊全文数据库——高级检索 检索结果：得到19条记录，摘录其中2篇文摘
《适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究》 【文摘语种】中文
【论文页数】起止页码：959-967
【论文题名】适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究 【论文作者】黄如 【作者专业】信息科学
【授予单位】北京大学微电子学研究院 【刊名】中国科学
【作者单位】 北京大学微电子学研究院; 北京大学微电子学研究院 北京;
【文献出处】 中国科学(E辑:信息科学), Science in China(Series E:Information Sciences), 编辑部邮箱 2008年 06期
期刊荣誉：中文核心期刊要目总览 ASPT来源刊 CJFD收录刊
【基金】 国家自然科学基金(批准号:60625403);; 国家重点基础研究发展规划(批准号:2006CB302701);; 韩国三星电子公司合作项目资助 【DOI】 CNKI:SUN:JEXK.0.2008-06-012
【关键词】 纳米CMOS器件; 双栅器件; 围栅器件
【中文摘要】 随着集成电路的发展,器件尺寸进入纳米尺度领域,器件性能受到诸多挑战.针对纳米CMOS器件存在的问题,从可集成性考虑,基于由上而下途径,从新型双栅/多栅器件结构角度介绍新型非对称梯度低掺杂漏垂直沟道双栅MOS器件以及新型围栅纳米线MOS器
件的研制及特性分析,为下几代集成电路技术的器件研究提供良好的思路.
《纳米CMOS集成电路设计技术和发展趋势》 【文摘语种】中文
【论文页数】起止页码：1031-1035
【论文题名】纳米CMOS集成电路设计技术和发展趋势 【英文篇名】Design and Development of Nano CMOS IC 【论文作者】戴宇杰 【刊名】中国科学
【作者单位】天津南大强芯半导体芯片设计公司
【文献出处】微纳电子技术, Micronanoelectronic Technology, 编辑部邮箱 2007年 12期 【英文关键词】nanometer CMOS IC; SOC; designing technique; development trend; 【DOI】 CNKI:SUN:BDTQ.0.2007-12-002
【关键词】纳米CMOS集成电路; 系统集成芯片; 设计技术; 发展趋势;
【中文摘要】论述了日美等国纳米CMOS集成电路半导体制造工艺的现状和发展趋势,分析说明国外半导体制造技术的战略和发展状况;结合90 nm CMOS工艺设计的超大规模SOC芯片的实践,对纳米CMOS集成电路设计技术进行分析;阐述SOC设计面临的技术难题,并对今后的发展趋势进行了预测。
【英文摘要】The current situation and development of nanometer CMOS IC semiconductor manufacturing engineering in Japan,USA and other countries were investigated,and an analysis of the strategy,current technology situation of semiconductor manufacturing in these countries were made.The design technology of nano CMOS IC was illustrated,by implementing the 90 nm COMS ULS(ultra large scale) SOC.Finally,the technology problems of SOC designing were treated,and the development trend was forecast. 【DOI】 CNKI:SUN:BDTQ.0.2007-12-002 2. 中国博士学位论文全文数据库 检索步骤： 检索过程 检索项 主题 主题 摘要 题名 检索词 纳米 集成电路 纳米 集成电路 逻辑 并且 并且 并且 数据库：中国博士学位论文全文数据库 检索条件：((((主题=纳米))并且(主题=集成电路))并且(摘要=纳米))并且(题名=集成电路) (精确匹配);1999-2010;相关度排序; 单库检索 检索到:7条记录
检索结果记录为7摘录其中2篇文摘。 《纳米尺度集成电路建模与分析方法研究》 【作者中文名】陶俊; 【导师】曾璇;
【学位授予单位】复旦大学;
【学科专业名称】微电子学与固体电子学 【学位年度】2007 【论文级别】博士
【网络出版投稿人】复旦大学 【网络出版投稿时间】2007-10-15 【关键词】模拟电路行为级建模; 可制造性设计; 工艺偏差; 互连线模型降阶; 稳态分析; 随机谱方法;
【英文关键词】behavioral modeling for analog circuit; DFM; process variations; model order reduction; steady-state analysis; stochastic spectral method;
【中文摘要】集成电路的发展历史是集成度不断提高、器件特征尺寸不断缩小的历史。随着制造工艺的不断进步，一方面芯片规模不断扩大，已达到数亿晶体管，原来需要多个芯片共同实现的整个电子系统已可以完成单片集成，集成电路技术正式进入了系统集成(SOC)时代。而由于仿真时间和计算机内存的限制，传统的晶体管级仿真器无法完成对整个系统的仿真，基于行为级模型的行为级仿真则为这种混合信号电路整体芯片的验证提供了可能性。因此，关于模拟电路单元模块的行为级建模技术已成为SOC时代研究的热点。另一方面，目前集成电路最小尺寸已达到65纳米的技术节点，随着纳米工艺下亚波长光刻、大马士革铜互连等复杂工艺的引入，日益严重的工艺偏差造成了互连线和器件的几何参数、电学参数与设计期望值的显著偏离，从而直接导致集成电路芯片性能难以预测，引起了一系列可制造性问题。研究工艺偏差对电路性能参数的影响是纳米工艺下实现可制造性设计的关键和难点。 本文从以上两方面出发，在模拟电路模块行为级建模和工艺偏差下的电路仿真方面提出了如下算法： (1)本文提出采用SGWD小波逼近算法建立模拟电路模块的行为级模型。为了降低在输入信号所在区间边界处的建模误差，提出了周期性展...
【英文摘要】Future high performance circuit design with technology scaling beyond 90nm will pose two major challenges for circuit analysis. Firstly, the wafer sizes increase and the remarkable evolution of VLSI technology enables the integration of the whore system on a single chip as is named as System-on-chip (SOC). However traditional simulators, such as SPICE, are too expensive in memory space and computation time to afford the simulation of the whole SOC chip on the transistor level. Consequently, it is very urgen... 【DOI】CNKI:CDMD:1.2007.168592
《超深亚微米CMOS集成电路功耗估计方法及相关算法研究》
英文题名】Study on Power Estimation Methodology & Correlative Problem in VDSM Integrated Circuit
【作者中文名】陈志强 【导师】严晓浪; 吴晓波; 【学位授予单位】浙江大学; 【学科专业名称】电路与系统 【学位年度】2006 【论文级别】博士
【网络出版投稿人】浙江大学 【网络出版投稿时间】2006-07-12
【关键词】VLSI; CMOS; 功耗估计; 泄漏功耗; 最大功耗; 遗传算法; 遗传模拟退火算法; 门控时钟; 低功耗;
【英文关键词】VLSI; CMOS; Power estimation; Leakage power; Maximum power; Genetic
algorithm; Genetic-simulated annealing algorithm; Gated clock, Low power;
【中文摘要】随着集成电路工艺技术的不断进步,集成电路产业已经进入深亚微米和纳米工艺时代,工艺的进步对设计方法学提出了新的挑战。过去VLSI设计者主要关心的是面积与速度,而现在,由于现代通信类和消费类产品需求的迅速增长,尤其是便携式设备和无线设备的大量涌现都对集成电路的低功耗、高性能和小体积提出了更高要求。功耗问题已经与面积和速度一起成了VLSI设计者关心的中心问题。功耗分析和优化是VLSI低功耗设计问题的两大主要内容。其中功耗分析问题主要关心的是在设计过程中不同的设计阶段均可对功耗进行准确估计,确保设计不违反设计功耗指标,增加设计成功的信心。当前,已有不少关于平均功耗估计的方法和EDA工具,所以本文着重于研究不同逻辑电路泄漏功耗、最大功耗的估计方法以及门控时钟在低功耗设计中的应用问题。 本文的主要工作如下: 首先分析了CMOS电路功耗的组成和相应的功耗模型,总结了已有的用于功耗估计的静态方法和动态方法。 其次根据电路处于待机或空闲模式时,静态功耗的大小与电路所处的状态有关的特点,提出了基于遗传算法(GA)的C... 【英文摘要】As the rapid development of the IC technology, IC industry has entered the deep-sub micro and nanoscale era. However, the huge gap between technology and design capability brought new challenge to the design methodology. In the past, the VLSI designer s concerns concentrated mainly on tradeoff between chip size and speed. Recently, the tremendous demands of the modern communication and consumer product market, especially which of the portable and wireless products require IC to feature lower power, smaller ... 【DOI】CNKI:CDMD:1.2006.073621
纳米尺度集成电路统计时序分析与成品率优化方法研究 【作者中文名】 【导师】 【学位授予单位】 【学科专业名称】 【学位年度】 【论文级别】 王毅; 曾璇; 复旦大学; 微电子学与固体电子学 2008 博士 【网络出版投稿人】 复旦大学 【网络出版投稿时2009-01-12 间】 【关键词】 成品率分析; 成品率优化; 工艺偏差; 统计静态时序分析; 随机配置法; 时钟偏斜规划; 非高斯分布; yield analysis; yield optimization; process variations; statistical static timing analysis; stochastic collocation method; clock skew scheduling; non-Gaussian distribution; 作为有史以来发展最为快速的工业之一,半导体工业的进步依赖于不断缩小的特征尺寸以及由此获得的器件性能的快速提高和芯片集成度的指数增长。然而,随着亚波长光刻和化学机械抛光等复杂纳米工艺的普遍采用,越来越严重的工艺参数偏差造成了集成电路成品率的快速恶化。这主要是由于严重的工艺偏差将造成芯片中的关键路径时延呈【英文关键词】 【中文摘要】
现显著的非高斯随机分布,从而造成芯片的时序失败概率快速上升。这些时延的随机分布信息可以通过最先进的统计静态时序分析方法,在芯片生产前精确地获得。但目前还缺乏可以充分利用这些统计信息的电路优化方法和工具,从而造成在芯片设计阶段依然缺乏有效的方法来改善芯片的成品率。成品率问题已成为集成电路工艺向纳米时代迈进中,数字芯片设计的致命性瓶颈问题之一。 本博士论文的工作将针对成品率的分析和优化问题展开研究。研究主要包括以下两个方面。第一,提出了一种基于端口移除和稀疏网格的随机配置算法和一种基于随机配置法的自适应算法,实现对统计静态时序分析(SSTA)方法中关键性的求最大值MAX问题的快速求解,并显著地提高了国际上已有SSTA算法的精度和效率。第二... The great improvements of the semiconductor industry depend on continuously technology scaling,which provides device with better performance and exponentially increasing integration capability.However,complex nano-technology such as sub-wavelength lithography and chemical-mechanical polishing will cause more and more large process variations and therefore seriously deteriorate the yield.The yield loss is primarily due to non-Gaussian critical path delay distributions arising from process variations.The most... CNKI:CDMD:1.2009.019638 【英文摘要】 【DOI】
3. 维普中文科技期刊数据库
http://202.195.136.17/index.asp
进入学校的图书管——网络资源下载——中文科技期刊数据库——传统检索 专辑导航——工程技术 检索过程
第一步：在检索入口里选择题名可关键字
检索项 题名 检索词 纳米 检索式：（题名=纳米*全部期刊*年=1989-2010） 检索结果为40012条
第二步：在检索入口里选择题名可关键字：
检索项 题名 检索词 集成电路 逻辑 与 检索式：题名=集成电路*全部期刊*年=1989-2010 检索结果为38条
第三步，继续在检索入口里选择检索式为关键字
检索项 关键字 检索词 纳米 逻辑 与 检索式：关键字=纳米*全部期刊*年=1989-2010 检索结果31条
第四步，继续在检索入口里选择检索式为关键字 检索项 关键字 检索词 集成电路 逻辑 与 检索式：关键字=集成电路*全部期刊*年=1989-2010 检索结果13条，，摘录两篇文摘
《中芯国际90纳米低功耗集成电路生产工艺技术》 中芯国际集成电路制造（上海）有限公司
摘 要：2007年3月，中芯国际“90纳米低功耗集成电路生产工艺技术”荣获了由中国半导体行业协会、中国电子报等五家单位联合颁发的第一批（2005—2006年度）中国半导体创新产品奖。[第一段]
关键词：生产工艺技术 集成电路 低功耗 纳米 国际 行业协会 创新产品 半导体 分类号： TN402[机标] 栏目信息：创新专栏
国际标准刊号：ISSN 1681-5289 起止页码：38-39
收稿日期: 2007年 16卷 7期 :
激光在集成电路纳米超浅结形成中的应用综述 摘 要：综述了近年来激光在集成电路纳米超浅结形成中的应用。指出了现有的广泛用于集成电路结形成的离子注入加快热退火技术，不能适应纳米超浅源、漏结的制备及其原因，分析了激光的独特优点以及用于超浅结形成的可行性。纳米超浅结要求结深和杂质分布精确可控，结电阻要尽可能低。着重强调了激光能量密度、脉冲宽度、作用时间等工艺参数与结深、杂质分布以及结电阻之间的密切关联。[著者文摘]
关键词：激光退火 激光掺杂 集成电路 纳米尺度 超浅结 分类号： TN305.3 TN305.4[免标] 文献标识码：A
文章编号：1673-1018（2006）03-0019-05 栏目信息：博士论坛
Key words:：laser annealing; laser doping; integrated circuit; nano-scale; ultra-shallow junction empha
起止页码：19-23
国际标准刊号：ISSN 1673-1018 国内统一刊号：CN 12-1373 收稿日期： 2006-05-18
修订日期：2006年 16卷 3期
基金资助：天津市高校科技发展基金资助项目（JW20051201） 作者简介：王光伟（1971-），男，讲师，博士，IEEE学会会员，研究方向为微电子薄膜材料、工艺和器件
4. 中国知识资源总库
http://dlib.cnki.net/kns50/
检索步骤。进入中国知网首页——高级检索——跨库高级检索——高级检索 检索过程。 检索项 主题 题名 全文 题名 检索词 纳米 纳米 Coms 集成电路 逻辑 并且 并且 并且 检索式：则检索结果为12条，则摘录这篇文摘。 《纳米射频CMOS混频器的研究》
【英文篇名】Design of the RF COMS Mixer 【作者中文名】夏华灿
【作者英文名】XIA Hua-can1
【作者单位】重庆大学光电学院微系统中心
【文献出处】纳米科技, Nanoscience & Nanotechnology, 编辑部邮箱 2007年 06期 期刊荣誉：CJFD收录刊
【关键词】RFIC; 混频器; 集成电路; CMOS;
【英文关键词】RFIC; mixer; IC（integrate circuit）; CMOS;
【摘要】介绍了混频器的工作原理、性能指标及几种重要的混频器结构。设计了以Gilbert型为核心的双端差分对混频器,使用TSMC的0.18μm CMOS工艺库,本振信号为2.25GHz,射频信号为2.5GHz;借用安捷伦公司的ADS软件模拟,模拟结果变频增益为-10dBm,双边带噪声为58.6dB,输入1dB压缩点为11dBm,同时端口隔离度也比较高。该混频器适用于中高频段的发射机。
【英文摘要】Basic operating principle,performance of CMO S mixer and some kinds of mixer structure are introduced.A two port differ balanced mixer based on the Gilbert cell is designed.This mixer was fabricated using a TSMC 0.18μm CMOS technology.The LO and RF frequency is 2.25GHz and 2.5GHz,simulated with the ADS software.The described mixer has achieved a conversion gain of-10 dB,double side noise figure of 58.6 dB,1 dB compression point of 11 dBm,also has a high port Isolation.The described mixer is used for the mid... 【DOI】CNKI:SUN:NMKE.0.2007-06-012 5. 中国优秀硕士学位论文全文数据库检索
检索步骤。进入中国知网——中国优秀硕士学位论文全文数据库——高级检索 检索过程 检索项 关键词 关键词 检索词 集成电路 纳米尺度 逻辑 并且
检索式：（关键词=集成电路）*（关键词=纳米尺度）1999-2010 则检索结果为1条，则摘录这篇文摘。
《碳纳米管在纳米集成电路互连线中的应用研究》
【英文题名】On the Applicability of Carbon Nanotubes as Interconnect in Nanoscale Integrated Circuits
【作者中文名】李宏; 【导师】毛军发;
【学位授予单位】上海交通大学; 【学科专业名称】电磁场与微波技术 【学位年度】2008 【论文级别】硕士
【网络出版投稿人】上海交通大学 【网络出版投稿时间】2008-05-22
【关键词】纳米尺度; 集成电路; 碳纳米管; 互连线; 电路模型;
【英文关键词】Nanoscale; Integrated Circuit; Carbon Nanotube; Interconnect; Circuit Model; 【中文摘要】随着超大规模集成电路的特征尺寸的不断缩小,当前的工艺技术进入纳米(< 100 nm)阶段,微电子技术已经进入了纳米集成电路时代。在之前的深亚微米工艺阶段,互连线问题已经引起人们的广泛关注,成为集成电路设计的关键问题之一。在纳米集成电路,互连线将产生更为严重的问题,比如金属电阻率的增加,热稳定性下降,可靠性问题日益突出等。为此,互连线新工艺、新结构和新材料的研究逐渐成为热点,也越发重要。 本文主要对当前最为热门的新型材料之一——碳纳米管在未来纳米集成电路中应用进行研究。本文首先介绍了碳纳米管的结构并讨论了碳纳米管的电,热等做为互连线需具备的基本特性。同时也介绍了目前碳纳米管制备工艺的发展和其面对的挑战。鉴于碳纳米管分为单壁碳纳米管和...
【英文摘要】Due to the feature size of VLSI continue shrinking, the process technology has gone into nanoscale (< 100 nm) region, and microelectronics has been developed into the era of nanoscale integrated circuits. In previous deep sub-micron technology, interconnect issue has arised lots of concern and become one of critical issue of the IC design. In nanoscale region, interconnect is going to encounter more limitation problems, such as the increasing of metal resistivity, degradation of thermal properties and mo... 【DOI】CNKI:CDMD:2.2008.052409
外文信息检索
因篇幅问题不能全部显示，请点此查看更多更全内容