用vhdl设计D触发器(总1页)
--本页仅作为文档封面，使用时请直接删除即可-- --内页可以根据需求调整合适字体及大小--
EDA设计清0，置数信号的D触发器
程序清单：
library ieee; use dff1 is
port(clk,d,clr,reset:in std_logic; q:out std_logic); end dff1;
architecture exx of dff1 is begin
process(clk,clr,reset) begin
if (clr='1') then q<='0';
elsif( clk'event and clk='1')then if( reset='0') then q<='1'; else q<=d; end if; end if;
end process; end exx;
仿真波形：
2
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- yrrf.cn 版权所有 赣ICP备2024042794号-2
违法及侵权请联系：TEL:199 1889 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务