数字逻辑电路习题

题型（参见后面的练习题）：

一、选择题（共30小题，总计30分） 二、多项选择题（共10小题，总计10分） 三、判断题（共10小题，总计10分） 四、填空题（共12空，总计12分）

五、化简逻辑函数，求出最简“与-或”表达式（本大题共2小题，总计10分）

第六至九题（总计28分）：应用题，从第三章和第五章中出，包括组合逻辑电路的分析与设

计，时序电路的分析与设计。要求掌握常用电路，对如编码器、译码器、数据选择器、计数器等电路，要熟练掌握其使用。对其它电路，要掌握其功能。

练习题：

（注意：练习题给出了考试题型，作为复习参考，不能包括所有考试范围。复习时应全面复习所学内容）

一、选择题（在每个小题四个备选答案中选出一个正确答案）（本大题共30小题，每小题1

分，总计30分）

1. 逻辑代数运算中，1+1＝（ ）。

A. 1 B. 2 C. 3

D．0

2. 逻辑函数FABBC的反函数F ( )

A. (AB)(BC) C. ABC

B. (AB)(BC) D. ABBC

3. 在____ 情况下，函数FABC运算的结果是逻辑“1”。

A. 全部输入是\"0\" B．任一输入是“0” C．仅一输入是“0” D．全部输入是“1\" 4. 十进制数33的余3码为 。

A. 00110110 B. 110110 C. 01100110 D. 100100

5. 在何种输入情况下，“与非”运算的结果是逻辑0。

A．全部输入是0 B.任一输入是0

C.仅一输入是0 D.全部输入是1

6. 在四变量卡诺图中，逻辑上不相邻的一组最小项为：

A. m1与m3 B. m4与m6 C. m5 与m13 D. m2 与m8

7. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。

A．15 B．8 C．7 D．1

8. 函数F=AB+BC，使F=1的输入ABC组合为( )

A．ABC=000 B．ABC=010 C．ABC=101 D．ABC=110

9. AB（ ）

A.AB B. AB C. AB

D．AB

10. 函数FABAB的对偶式为（ ）。

A. （AB)(AB) B. ABAB； C. ABAB D.

(AB)(AB)

- 1 -

11. 有符号位二进制数的原码为（11101），则对应的十进制为（ ）。

A. -29 B. +29 C. -13 D. +13

12. 以下表达式中符合逻辑运算法则的是（ ）

A. C·C=C2 B. 1+1=10 C. 0<1 D. A+1=1 13. 下列逻辑式中,正确的“ 或”逻辑式是( )。

A． 111 B. 112 C. 1110 D. A01

14. 三态门的输出状态有0态、1态和高阻态，其中高阻态表示门电路的输出阻抗 ，输入与输出可以视为开路状态。

A. 无穷大 B. 无穷小 C. 0 D. 0.5K

15. 某TTL反相器的主要参数为IIH＝20μA；IIL＝1.4ｍA；IOH＝400μA； IOL＝14ｍA，带同样的门数 。

Ａ．２０ Ｂ．２００ Ｃ．１０ Ｄ．１００

16. 在图示电路中，使YA的电路是

A. ○1 B. ○2 C. ○3 D. ○4

__

17. 下图为TTL逻辑门，其输出Y为（ ）。

A. 0 B. 1 C. AB D. AB

18. 在TTL门电路的一个输入端与地之间开路，则相当于在该输入端输入 。

Ａ．高阻态 Ｂ．高电平 C．低电平 Ｄ．０V

19. 下图为TTL逻辑门，其输出Y为（ ）。

A. 0 B. 1 C. AB D. AB

20. 在TTL门电路的一个输入端与地之间开路，则相当于在该输入端输入 。

Ａ．高阻态 Ｂ．高电平 C．低电平 Ｄ．０V

21. 已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～

Y0是( ) 。

A. 11111101 B. 10111111 C. 11110111 D. 11111111

22. 请判断以下哪个电路不是时序逻辑电路（ ）。

A. 计数器 B. 寄存器 C. 译码器 D. 触发器

23. 74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出= 。

A．00010000 B. 11101111 C. 11110111 D．00001000

24. 74LS138译码器有（ ），74LS148编码器有（ ）

A. 三个输入端，三个输出端； B. 八个输入端，八个输出端； C. 三个输入端，八个输出端； D. 八个输入端，三个输出端。

- 2 -

25. 设A1、A2为四选一数据选择器的地址码，X0~X3为数据输入，Y为数据输出，则输出 Y与Xi尽和Ai

之间的逻辑表达式为____。

A．A1A0 X0+A1A0X1+A1A0X2+A1A0X3 C．A1A0X0+A1A0X1+A1A0X2+ A1A0X3

B．A1A0X0+A1A0X1+A1A0X2+A1A0X3 D．A1A0X0+A1A0X1+A1A0X2+A1A0X3

26. a1、a2、a3、a4是四位二进制码，若电路采用奇校验，则监督码元(校验位)C的逻辑表达式是_____ 。

A． a1+a2+a3+a4+1 B．a1⊕a2⊕a3⊕a4⊕1 C．a1a2a3a4+1 D．a1⊕a2⊕a3⊕a4⊕0 27. 半加器和的输出端与输入端的逻辑关系是 （ ）

A. 与非 B. 或非 C. 与或非 D. 异或

28. 二输入与非门当输入变化为 时，输出可能有竞争冒险。

A. 01→10 B. 00→10 C. 10→11 D. 11→01

29. 引起组合逻辑电路中竟争与冒险的原因是

A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。

30. 8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出Y2Y1Y0的值是（ A．111 B. 010 C. 000 D. 101

31. 十六路数据选择器的地址输入（选择控制）端有（ C ）个。

A．16 B.2 C.4 D.8 32. 引起组合逻辑电路中竟争与冒险的原因是（ ）

A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。

33. RS触发器要求状态由0 → 1其输入信号为（ ）。

A. RS=01 B. RS=×1 C. RS=×0 D. RS=10

34. 在JK触发器中，当J＝0、K＝1时，触发器 。

A. 置1 B. 置0 C. 状态不变

D. 翻转

35. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 。

A. J=K=1 B. J=0,K=1 C. J=0,K=0 D. J=1,K=0

36. 在T触发器中，当T＝1时，触发器 。

A. 保持 B. 翻转 C. 置1 D. 置0

37. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N

38. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。

A.2 B.6 C.7 D.8 E.10

39. 下列电路中属于组合电路的是 。

A. 集成触发器 B. 多谐振荡器 C. 二进制计数器 D. 3—8译码器

40. 电路和波形如下图，正确输出的波形是-----------------------------------------------（ ）

A. ○1 B. ○2 C. ○3 D. ○4

）。

- 3 -

41. 设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：

（ ）图。

42. T触发器的功能是（ ）

A． 翻转、置“0” B. 保持、置“1”

C. 置“1”、置“0” D. 翻转、保持

43. T触发器中，当T=1时，触发器实现（ ）功能。

A. 置1

B. 置0

C. 翻转

D. 保持

44. 对于JK触发器，输入J=0，K=1，CP脉冲作用后，触发器的次态应为_____ 。

A．0 B．1 C.CP D． CP 45. 下列描述不正确的是（ ）

A．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 B．寄存器只能存储小量数据，存储器可存储大量数据。 C．主从JK触发器主触发器具有一次翻转性 D．上面描述至少有一个不正确

46. 8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

A.1 B.2 C.4 D.8

47. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四

位数据的移位过程是（ ）。

A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111

48. 某计数器的状态转换图如下，其计数的容量为( )

111 000 001 010 A． 八 B. 五 C. 四 D. 三 110 49. 四个触发器组成的环行计数器最多有( )个有效状态。 A.4 B. 6 C. 8 D. 16 101 100 011 50. 下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路（ ）

A. RS触发器 B. JK触发器 C. D触发器 D. T触发器 51. 下列描述不正确的是（ ）

A．触发器具有两种状态，当Q=1时触发器处于1态 B．时序电路必然存在状态循环

C．异步时序电路的响应速度要比同步时序电路的响应速度慢

D．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象

52. 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少

应使用 级触发器。

A.2 B.3 C.4 D.8

53. 下列描述不正确的是（ ）

A．EEPROM具有数据长期保存的功能且比EPROM使用方便 B．集成二—十进制计数器和集成二进制计数器均可方便扩展。 C．将移位寄存器首尾相连可构成环形计数器

- 4 -

D．上面描述至少有一个不正确

54. 随机存取存储器具有( )功能。

A.读/写 B.无读/写 C.只读 D.只写

55. 只能按地址读出信息，而不能写入信息的存储器为（ ）。

A. RAM B. ROM

C. PROM D. EPROM

56. 随机存取存储器RAM中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？ A.全部改变 B.全部为1 C.不确定 D.保持不变 57. 只能读出数据，不能更改数据的存储器是（ ） A．RAM B．ROM C．EPROM D．EEPROM 58. EPROM是指（ ）

A．随机读写存储器 B．可编程逻辑器件 C．可编程只读存储器 D．可擦除可编程只读存储器

59. 存储容量为8K×8位的ROM存储器，其地址线为 条。

A. 8

B. 12

C. 13

D. 14

60. 将256×1位的ROM扩大为1024×8位ROM，共需（ ）片256×1位的ROM

A．32 B．10 C．16 D．64 61. 按输出状态论，施密特触发器属于( )触发器。

A.双稳态 B.单稳态 C.无稳态 D. 一个稳态、一个暂态 62. 施密特触发器有（ ）个稳定状态。

A.0 B.1 C.2 D.3

63. 为把50Hz的正弦波变成周期性矩形波，应当选用（ ）

A．施密特触发器 B．单稳态电路 C．多谐振荡器 D．译码器 64. 多谐振荡器与单稳态触发器的区别之一是( ) A.前者有2个稳态，后者只有1个稳态 B.前者没有稳态，后者有2个稳态 C.前者没有稳态，后者只有1个稳态

D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持

65. 电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为

（ ）。

A. 4V B. 6V C. 8V D. 12V

66. 单稳态触发器的输出状态有（ ）

A. 一个稳态、一个暂态 B. 两个稳态 C. 只有一个稳态 D. 没有稳态 67. 以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器

C.施密特触发器 D.石英晶体多谐振荡器

68. 要将方波脉冲的周期扩展10倍，可采用（ ）。

A. 10级施密特触发器 C. 十进制计数器

B. 10位二进制计数器

D. 10位D/A转换器

69. 4位倒T型电阻网络DAC的电阻网络的电阻取值有 种。

A.1 B.2 C.4 D.8

70. 施密特触发器常用于对脉冲波形的 。

A.延时与定时 B.计数与寄存 C.整形与变换 D. 延时 71. 555定时器不可以组成 。

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器

- 5 -

72. 为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fImax的关系

是 。

A. fs≥fImax B. fs≤fImax C. fs≥2fImax D. fs≤2fImax

73. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。

A.采样 B.量化 C.保持 D.编码

74. 以下四种转换器， 是A/D转换器且转换速度最高。

A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器

75. 一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为 V。

A. 1.28 B. 1.54 C. 1.45 D. 1.56

76. 输入至少 位数字量的D/A转换器分辨率可达千分之一。

A. 9 B. 10 C. 11 D. 12

二、多项选择题（在每个小题备选答案中选出一个或多个正确答案）（本大题共10小题，

每小题1分，总计10分）

1. 逻辑函数的表示方法中具有唯一性的是 。

A .真值表 B.表达式 C.逻辑图 D.卡诺图 2. 逻辑变量的取值１和０可以表示： 。

A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无

3. TTL电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。

A.悬空

B.通过电阻2.7kΩ接电源

C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地

4. 如图所示电路实现的逻辑功能是( )。

A．F=ABC DE B．F=ABC DE C．F=ABC DE D．F=ABC DE

5. 组合逻辑电路消除竞争冒险的方法有 。

A.修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 6. 组合逻辑电路输出与输入的关系可用 描述。

A．真值表 B. 状态表 C. 状态图 D．逻辑表达式

7. 当描述同步时序电路的最简状态表中含有 个状态时，需要两个触发器。

A． 3 B． 4 C． 2 D． 5

8. 一位全加器(FA)的输人信号是____ ；输出信号是____ 。

- 6 -

A．Ai，Bi，Ci-1；Si,Ci B．Ai，Bi，Ci；Si,Ci-1 C．1，1，1；Si,Ci D．0，0，O；Si,Ci-1 9. 如图所示电路中，能完成Q=Qn逻辑功能的电路有 。

n+1

10. 描述触发器逻辑功能的方法有____ 。

A. 状态转换真值表 B．特征方程 C．状态转换图 D．波形图 11. 描述触发器的逻辑功能的方法有 。

A.状态转换真值表 B.特性方程

C.状态转换图 D.状态转换卡诺图

12. 一个容量为1K×8的存储器有 个存储单元。

A.8 B.8K C.8000 D.8192

13. 一个无符号10位数字输入的DAC，其输出电平的级数为 。

A.4 B.10 C.1024 D.210 14. 555定时器可以组成 。

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器 15. 脉冲整形电路有 。

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器

三、判断题（正确打√，错误打×）（本大题共10个空，每小题1分，总计10分）

1. AB+A＝A（ ） 2. 异或函数与同或函数在逻辑上互为反函数。（ ）

3. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ）

4. 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ） 5. 逻辑变量的取值，１比０大。（ ）

6. 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ） 7. TTL与非门的多余输入端可以接固定高电平。（ ） 8. 普通TTL与非门的输出端允许直接相连，实现线与。（ ） 9. 开门电平UON是允许的最大输入高电平。（ ） 10. 用数据选择器可实现时序逻辑电路。（ ）

11. 八路数据分配器的地址输入（选择控制）端有8个。（ ） 12. 全加器是一个只能实现本位两个进制数相加的逻辑电路。（ ） 13. 二进制编码器是将输入信号编成十进制数字的逻辑电路。（ ）

14. 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ） 15. 组合逻辑电路有若干个输入端，只有一个输出端。 （ ） 16. 16位输入的二进制编码器，其输出端有4位。（ ） 17. D触发器有两个输入端，两个输出端。（ ）

18. RS触发器的输出状态Q N+1与原输出状态Q N无关。 （ ） 19. 计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ） 20. 计数器的模是指对输入的计数脉冲的个数。 （ ）

- 7 -

21. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）

22. 移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。（ ） 23. JK触发器 的输入端 J 悬空，则相当于 J = 0。 （ ） 24. 时序电路的输出状态仅与此刻输入变量有关。 （ ） 25. JK触发器的 J=K=1 变成 T 触发器。 （ ）

26. 利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）

27. 在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ） 28. 各种功能触发器之间可以相互转换。 （ ） 29. D/A转换是一种从数字信号到模拟信号的转换。（ ） 30. 组合电路的特点是：任意时刻的输出与电路的原状态有关。（ ） 31. D触发器有两个输入端，两个输出端。（ ） 32. 异步二进制计数器一般由T触发器组成。（ ） 33. 所有的半导体存储器在运行时都具有读和写的功能。（ ）

34. ROM和RAM中存入的信息在电源断掉后都不会丢失。（ ）

35. 一个容量为256×4位的RAM有4条数据线。 （ ） 36. 单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。（ ） 37. 权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ） 38. 采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ ） 39. 逻辑电路如下图所示，只有当A=0，B=0时Y=0才成立。（ ）

21. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）

四、填空题（本大题共9小题，每空1分，总计12分）

1. 2. 3. 4. 5.

6.

逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 将2004个“1”异或起来得到的结果是（ ）。 基本逻辑运算有: （ ）、（ ）和（ ）运算。 （１１．００１）２＝（ ）１６＝（ ）１０

（８Ｆ．ＦＦ）１６＝（ ）２＝（ ）１０

（ ２５．７）１０＝（ ）２＝（ ）１６ （＋１０１１Ｂ）原码＝（ ）反码=( )补码

（－１０１０１０Ｂ）原码＝（ ）反码=( )补码 （２５．７）１０＝（ ）２＝（ ）１６

(-1101)2的八位原码是( ),其补码是( ).

二进制数（1011.1001）2转换为八进制数为 ，转换为十六进制数为 。

7. 8. 9. 10. 11.

12. 已知逻辑函数F＝A⊕B，它的与非-与非表达式为 ，或与非表达式为 。 13. 5个变量可构成 个最小项，变量的每一种取值可使 个最小项的值为1。 14. 2006个1连续异或的结果是 ；而2007个1连续同或的结果是 ． 15. 逻辑函数F=A+AB可化简为 。

- 8 -

16. 对于多输入CMOS与非门,输入多余端处理方法为 。

17. 组合逻辑电路在任意时刻的稳定输出信号取决于 。 18. 三态门输出的三种状态分别为： 、 和 。 19. TTL 与非门的多余输入端悬空时，相当于输入 电平。

20. 在逻辑电路中，三极管通常工作在 和 状态。 21. 74LS74芯片（双D触发器）共有 只引脚。

22. 一位数值比较器的逻辑功能是对输入的 数据进行比较，它

有 、 、 三个输出端。 23. CMOS门电路中不用的输入端不允许 。

24. CMOS门电路中通过大电阻输入端接地，相当于接 。 25. 26. 27. 28.

余3码01000101．1001对应的十进制数为 ，2421码为 。

数字电路按照是否具有记忆功能通常可分为两类： 、 。 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的 。

如果决定某一事件发生的多个条件中，只要有一个或一个以上条件成立，事件便可发生，则这种因果关系称之为 ① 。

29. TTL 与非门的多余输入端悬空时，相当于输入 ② 电平。

30. T触发器在时钟作用下的次态Qn+1取决于 ⑤ ，其次态方程为 ⑥ 。

31. 对于JK触发器，若JK，则可完成 触发器的逻辑功能；若JK，则可完成 触发

器的逻辑功能。

32. 主从型JK触发器的特性方程

= 。

33. 触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、

___________等。

34. 一个 JK 触发器有 个稳态，它可存储 位二进制数。 35. 把JK触发器改成T触发器的方法是 。 36. 基本RS触发器的约束条件是 。

37. 对于JK触发器，若JK，则可完成 触发器的逻辑功能；若JK，则可完成 触发器的逻辑功能。

38. 触发器按动作特点可分为基本型、（ ）、（ ）和边沿型； 39. 用4个触发器可以存储 位二进制数。

40. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。 41. 时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 42. 计数器按CP脉冲的输入方式可分为___________和___________。

43. 根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等

方法可以实现任意进制的技术器。

44. 一个 JK 触发器有 个稳态，它可存储 位二进制数。 45. 动态存储单元为不丢失信息，必须 。

46. 一个ROM的存储矩阵有64行、64列，则存储矩阵的存储容量为 个存储单元。

47. 若ROM具有10条地址线和8条数据线，则存储容量为 比特，可以存储 个字节。 48. 存储容量为4K×8位的RAM存储器，其地址线为 条。

49. ROM/RAM容量的扩展通常有 、 、 三种方式。 50. 由555定时器构成的三种电路中，（ ）和（ ）是脉冲的整形电路。 51. 在进行A/D转换时，常按下面四个步骤进行， 、 、 、 。 52. 构成1024ⅹ16位的存储器需要 片256ⅹ4位的芯片。

- 9 -

53. 逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。 54. 有一八位倒T型电阻网络DAC，已知UREF=10V，当输入10000000时输出的电压值为 V。

55. 输入至少 位数字量的D/A转换器分辨率可达千分之一。

56. D/A转换器的位数越多，能够分辨的最小输出电压变化量就越 。 57. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。 58. 常见的脉冲产生电路有 。

五、化简下列逻辑函数，求出最简“与-或”表达式：（本大题共2小题，每题5分，总计10

分） 1．F1ABCDACDABDCD

2． F2(A,B,C,D)1.F(A,B,C)3.

m(0,2,7,13,15)d(1,3,4,5,6,8,10)

(0,1,2,4,5,7)2.FF(,,B,C,D)(2(,3,,6,7,8,10,12,14),14) 4. (AAB,C,D)23,6,7,8,10,123.F(A,B,C,D)(0,1,2,3,4,6,8,9,10,11,12,14)5. F(A,B,C,D)(1,2,3,4,6,8,9,10,11,12,14)

六、分析如图给定的组合逻辑电路，给出

输出Y2，Y3的真值表，并写出Y1，Y2，Y3的最简与或逻辑表达式。

七、八路数据选择器如图所示，分析该电路实现逻辑功能，写出F的逻辑函数表达式。

F3F21F11F0&

八、8线-3线优先编码器74148和与非门构成的电路如图3-24所示。试说明该电路的逻辑功能。

A2A1A0

SI0I1I2I3I4I5I6I7&I9I8图3-24 编码电路- 10 -

九、四路数据选择器的选择控制变量A1A0分别接A，B，

A A1 A0 D0 D1 F E D2 D3 C 数据输入端D0,D1,D2,D3依次接c，o,o,c，试分析该电路实现何功能？

B & 十、试用一个3线—8线译码器74LS138和门电路实现下列函数。

F1BCABCF2ABCBCABC

F0S1F1S2F2S3F3F4F5A2F6A1F7A0

十一、用一片74LS138译码器和适当的与非门实现如下真值表所示的电路功能。

输 入 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输 出 F 0 1 1 0 0 0 1 0

十二、74LS161是同步4位二进制加法计数器，试分析下列电路是几进制计数器，并画出其状态转换图。

& Q3 Q2 Q1 Q0 QCC 74LS161 CP CP

Cr LD P T D3 D2 D1 “1” “1” “1”

- 11 -

十三、试用4位同步二进制计数器74161设计一个7进制

的计数器，画出电路的状态转换图、逻辑图。74161的逻辑图如图所示。

Q 0 Q 1 Q 2 Q 3

QCC P T

74LS161

L DCr CP D D D D

0 1 2 3

十四、试分析如图所示电路的逻辑功能，写出它的输出方程、驱动方程、状态方程，列出状态转换真值表，画出时序图、状态转换图和波形图，并检查能否自启动。

十五、分析如题三图所示逻辑电路。要求写出时钟方程、驱动方程、输出方程、状态方程，列出状态表，画出状态图和波形图并说明该电路的逻辑功能。

- 12 -