数字电路实验二 半加半减器的设计

一、实验目的

1、利用普通的门电路或使用译码器或使用数据选择器设计一个半加半减器。 二、实验仪器及器件

1、数字电路试验箱，示波器

2、虚拟器件：74LS197，74LS138,74LS00，74LS20，74LS151 三、实验预习

在proteus上进行了仿真实验，通过普通的门电路连接成半加半减器的逻辑电路。 在之后的课上了解了编码器和译码器以及数据选择器。 四、实验原理

1、用普通门电路实现组合逻辑电路 2、用译码器实现组合逻辑电路

译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。 3、用数据选择器实现组合逻辑电路

数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。 五、实验内容

首先，根据半加半减器的电路逻辑列出真值表：

输入 S 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 Y 0 1 1 0 0 1 1 0 输出 0 0 0 1 0 1 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C(进/借位) 74LS138对应输出位置

根据真值表画出Y和C卡诺图： Y: S\\AB 0 1 C:

S\\AB 0 1

根据卡诺图可得逻辑表达式： Y=A⊕B C=(S⊕A)B

00 01 1 11 1 10 00 01 1 1 11 10 1 1

然后，开始在数电实验箱上连接电路，我选择的芯片是：74LS197，74LS00，74LS20，74LS138.对于74LS197，先将CP1接连续脉冲，然后分别将Q1，Q2，Q3接到“0-1”显示器上检查电路是否正常，接着将Q3，Q2，Q1分别接到74LS138的S0,S1,S2作为八进制输入，Q3，Q2，Q1分别代表S,A,B。根据真值表，Y在Y1,Y2,Y5,Y6处有高电平的输出，C在Y3，Y5处有高电平输出，分别将它们接入与非门芯片74LS20、74LS00即可得到Y和C的输出。

最后，将CP1，S,A,B,Y,C接入示波器得到下图：

从上到下分别是CP1,B,A,S,C,Y.