quietly WaveActivateNextPane {} 0
add wave -noupdate /new_kws_test_vlg_tst/clk_50Madd wave -noupdate /new_kws_test_vlg_tst/rstn
add wave -noupdate /new_kws_test_vlg_tst/clk_200k
add wave -noupdate /new_kws_test_vlg_tst/I_threshold_load_finish
add wave -noupdate -radix decimal /new_kws_test_vlg_tst/i1/mem_addrTreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {130261609 ps} 0}quietly wave cursor active 1
configure wave -namecolwidth 353configure wave -valuecolwidth 100configure wave -justifyvalue leftconfigure wave -signalnamewidth 0configure wave -snapdistance 10configure wave -datasetprefix 0configure wave -rowmargin 4
configure wave -childrowmargin 2configure wave -gridoffset 0configure wave -gridperiod 1configure wave -griddelta 40configure wave -timeline 0
configure wave -timelineunits nsupdate
WaveRestoreZoom {5044059661 ps} {5543637850 ps}
后⾯要添加波形也可以参照这⾥的写法直接在do⽂件⾥修改。但是光这些脚本还没法做到⼀键运⾏,缺少.v⽂件的信息,所以需要下⾯的流程。3. 在simulation/modelsim中找到⼀个_rtl_verilog.do后缀的⽂件,⾥⾯包含上⾯提到的缺失脚本,⼤概长这样:把选中部分粘贴到wave.do⾥就可以了。4. 之后的仿真流程就是,在quartus中编写verilog和testbench并保存,之后跳到modelsim中依次输⼊命令:quit -simdo wave.do就可以仿真修改后的⼯程了,⽆需“反复横跳”。当然,如果⼯程中加⼊了新的.v,只要在wave.do中仿照之前的格式添加就可以了。前⼏天看到有FPGA三. quartus-modelsim仿真ROM注意事项1. modelsim中仿真quartus中的ROM IP时,不⽀持mif格式,最好在quartus中File,save as将mif 保存为hex2. 最好把rom ip和hex都放在⼯程⽂件同⽬录下。四. SignalTap 使⽤抓数据神器,只需要⼀个jtag, 虽然每次添加新信号都要重新编译烧录,但总⽐⽰波器⽅便多了。波形图跟采样深度⼤⼩有关,深度越⼤采样的数据越多。⽬前还不知道如何将⼀段时间内所有数据点存下来,(貌似只能保存触发点之后采样深度⼤⼩的波形,不知道有没有什么⽅法可以存⼀段时间内的所有波形)。但就调试基本使⽤⽽⾔⾜够了。
因篇幅问题不能全部显示,请点此查看更多更全内容