一种用于MCU控制芯片的无片外电容LDO稳压器电路[发明专利]

(12)发明专利申请

(10)申请公布号 CN 114138048 A(43)申请公布日 2022.03.04

(21)申请号 202111441057.1(22)申请日 2021.11.30

(71)申请人 深圳列拓科技有限公司

地址 518107 广东省深圳市光明区凤凰街

道东坑社区科能路中集低轨卫星物联网产业园F座305(72)发明人 马杰　贾振　朱传坤　张东彪　(74)专利代理机构 北京信诺创成知识产权代理

有限公司 11728

代理人 任万玲　杨仁波(51)Int.Cl.

G05F 3/26(2006.01)

权利要求书2页 说明书7页 附图2页

CN 114138048 A(54)发明名称

一种用于MCU控制芯片的无片外电容LDO稳压器电路(57)摘要

本发明公开一种用于MCU控制芯片的无片外电容LDO稳压器电路，包括：镜像对晶体管、运放单元、分压电路和对称电路。对称电路与偏置电压连接，其一端与晶体管镜像对中的一个晶体管的漏极连接，另一端与晶体管镜像对中另一个晶体管的漏极以及稳压器输出端连接，对称电路配置有与另一个晶体管的栅极连接的驱动端；对称电路采用完全对称的电路设计结构，稳定了LDO稳压器输出端的输出电压，使其不会跟随工艺、温度以及电源电压变化有较大输出差，而且整个电路不需要增加复杂的功能电路，简化了电路设计。

CN 114138048 A

权　利　要　求　书

1/2页

1.一种用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于，包括：镜像对晶体管，包括晶体管MP1和晶体管MP8；晶体管MP1的源极以及晶体管MP8的源极连接电源电压，晶体管MP8的漏极连接LDO稳压器的输出端；

运放单元，其负极输入端与参考电压端连接，其输出端连接晶体管MP1的栅极；分压电路，所述分压电路的一端与晶体管MP1的漏极连接，另一端接地；所述分压电路的分压点与所述运放单元的正极输入端相连；

对称电路，与偏置电压连接，其一端与晶体管MP1的漏极连接，另一端与晶体管MP8的漏极连接，所述对称电路配置有与晶体管MP8的栅极连接的驱动端；所述对称电路，使晶体管MP8的漏极电压与晶体管MP1的漏极电压保持一致。

2.根据权利要求1所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于，还包括：

第一RC电路，包括串联连接的电阻R1和电容C1；所述第一RC电路的一端与晶体管MP1的栅极连接，另一端与晶体管MP1的漏极连接。

3.根据权利要求2所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于，还包括：

第二RC电路，包括串联连接的电阻R6和电容C2；所述第二RC电路的一端与晶体管MP8的栅极连接，另一端与晶体管MP8的漏极连接。

4.根据权利要求1‑3任一项所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：

所述对称电路包括晶体管Mp2、晶体管Mp3、晶体管Mp4、晶体管Mp5、晶体管Mn1、晶体管Mn2、晶体管Mn3、晶体管Mn4、电阻R4和电阻R5；其中：

电阻R4的一端与晶体管Mp1的漏极连接，电阻R4的另一端与电阻R5的一端连接，电阻R5的另一端与晶体管MP8的漏极连接；

晶体管Mp2的栅极连接晶体管Mp3的栅极和漏极，晶体管Mp2的漏极连接晶体管Mn1的栅极与漏极，晶体管Mp2的衬底连接电阻R4和电阻R5的公共端；

晶体管Mp3的源极连接晶体管MP8的漏极，晶体管Mp3的衬底连接电阻R4和电阻R5的公共端，晶体管Mp3的栅极和漏极连接晶体管Mn2的漏极；

晶体管Mp4的栅极和漏极分别连接晶体管Mp5的栅极以及晶体管Mn3的漏极，晶体管Mp4的衬底连接电阻R4和电阻R5的公共端VS；

晶体管Mp5的源极连接晶体管MP8的漏极，晶体管Mp5的漏极连接晶体管Mn4的栅极和漏极，晶体管Mp5的衬底连接电阻R4和电阻R5的公共端；

晶体管Mn2和晶体管Mn3成镜像连接，晶体管Mn2和晶体管Mn3的栅极接入偏置电压，晶体管Mn2和晶体管Mn3的漏极分别给镜像连接的晶体管Mp3和Mp4提供偏置电流，晶体管Mn2和晶体管Mn3的源极接Agnd。

5.根据权利要求4所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：所述对称电路还包括晶体管Mn5、晶体管Mn6、晶体管Mp6和晶体管Mp7，其中：晶体管Mn5的栅极与晶体管Mn1的栅极和漏极连接，晶体管Mn6的栅极与晶体管Mn4的栅极和漏极连接，晶体管Mn1和晶体管Mn4输出偏置电流至晶体管Mn5和晶体管Mn6；

晶体管Mp6的漏极连接晶体管Mn6的漏极，晶体管Mn5的漏极连接晶体管Mp7的漏极；

2

CN 114138048 A

权　利　要　求　书

2/2页

晶体管Mp6的漏极与栅极短接后与晶体管Mp7的栅极连接，为晶体管Mp7提供电流镜像；晶体管Mp7的漏极作为所述对称电路的电流输出端，连接晶体管Mp8的栅极。6.根据权利要求5所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：所述运放单元为具有虚短特性的放大器，所述具有虚短特性的放大器为AMP放大器。7.根据权利要求6所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：电源电压上电后，参考电压与偏置电压稳定后，具有虚短特性的放大器的正极输入端电压和负极输入端电压相等；

根据分压电路的电阻比例关系得到晶体管Mp1的漏极电压；所述对称电路中，在偏置电压以及电流镜像作用下流过晶体管Mp2、晶体管Mp3、晶体管Mp4和晶体管Mp5的电流相等；若晶体管均工作在正常模式，LDO稳压器的输出电压与晶体管Mp1的漏极电压相等。

8.根据权利要求7所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：LDO稳压器的输出端负载电流变化时，LDO稳压器的输出端的输出电压变化，所述对称电路对晶体管Mp8的栅极电流变化，对输出电压变化进行补偿。

9.根据权利要求8所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：LDO稳压器的输出端负载电流增加时，LDO稳压器输出端的输出电压降低；流经晶体管Mp3的电流变化小于流经晶体管Mp2的电流变化；流经晶体管Mp5的电流变化小于流经晶体管Mp4的电流变化；流过晶体管Mp2的电流变化大于流过晶体管Mp5的电流变化；流过晶体管Mn5的电流变化大于流过晶体管Mn6电流变化；晶体管Mn5的下拉电流大于晶体管Mp7能提供的负载电流，晶体管Mp8的栅极电压降低，晶体管Mp8对LDO稳压器输出端的充电电流增加，LDO稳压器输出端的输出电压增大，对LDO稳压器的输出端负载电流增加而导致的输出电压降低进行补偿。

10.根据权利要求8所述的用于MCU控制芯片的无片外电容LDO稳压器电路，其特征在于：

LDO稳压器的输出端负载电流减少时，LDO稳压器输出端的输出电压增高；流经晶体管Mp5的电流变化大于流经晶体管Mp2的电流变化；流经晶体管Mn6的电流变化大于流经晶体管Mn5的电流变化，晶体管Mp7的充电电流大于晶体管Mn5的下拉电流，晶体管Mp8栅极电压增高，晶体管Mp8对LDO稳压器输出端的充电电流减少，LDO稳压器输出端的输出电压降低，对LDO稳压器的输出端负载电流减少而导致的输出电压提高进行补偿。

3

CN 114138048 A

说　明　书

一种用于MCU控制芯片的无片外电容LDO稳压器电路

1/7页

技术领域

[0001]本发明涉及电源管理模块设计技术领域，特别涉及一种用于MCU控制芯片的无片外电容LDO稳压器电路。

背景技术

[0002]随着物联网应用的普及，智能交通，智慧城市以及智能家居等应用中无处不在都会应用到MCU控制芯片，其中LDO稳压器(Low Dropout Regulator)是MCU芯片中内部供电的重要电源管理模块。考虑到产品兼容性以及成本等综合因素，无片外电容LDO稳压器是其中主要电源管理设计供电方案。[0003]目前，无片外电容LDO稳压器的电路设计主要包括两种方式：[0004]一种方式下采用NMOS作为功率管的驱动结构，该结构无需片外大电容，同时采用NMOS管作为功率管提高了输出电压电源抑制比，其电路设计图如图1所示。但该电路中为了克服NMOS功率管VGS压降的电路特性缺陷，需增加Charge Pump(电荷泵)电路以提高OTA跨导放大器输出电压，大大的增加了电路设计的复杂度。[0005]另一种方式下采用PMOS作为功率管的无片外电容LDO稳压器的电路，如图2所示，但是在该电路中需增设补偿电路，同时为了增加电路的瞬态响应增加了OTA(operational 

 amplifier)电路，增加了电路设计的复杂度。transconductance

[0006]因此，需要一种能够降低电路设计复杂度的无片外电容LDO稳压器。发明内容

[0007]本发明旨在提供一种用于MCU控制芯片的无片外电容LDO稳压器电路，以解决现有技术中无片外电容LDO稳压器的电路复杂、成本高的技术问题。[0008]针对上述技术问题，本发明提供如下技术方案：

[0009]本发明一部分实施例提供一种用于MCU控制芯片的无片外电容LDO稳压器电路，包括：

[0010]镜像对晶体管，包括晶体管MP1和晶体管MP8；晶体管MP1的源极以及晶体管MP8的源极连接电源电压，晶体管MP8的漏极连接LDO稳压器的输出端；[0011]运放单元，其负极输入端与参考电压端连接，其输出端连接晶体管MP1的栅极；[0012]分压电路，所述分压电路的一端与晶体管MP1的漏极连接，另一端接地；所述分压电路的分压点与所述运放单元的正极输入端相连；[0013]对称电路，与偏置电压连接，其一端与晶体管MP1的漏极连接，另一端与晶体管MP8的漏极连接，所述对称电路配置有与晶体管MP8的栅极连接的驱动端；所述对称电路，使晶体管MP8的漏极电压与晶体管MP1的漏极电压保持一致。

[0014]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路，还包括：

[0015]第一RC电路，包括串联连接的电阻R1和电容C1；所述第一RC电路的一端与晶体管

4

CN 114138048 A

说　明　书

2/7页

MP1的栅极连接，另一端与晶体管MP1的漏极连接。

[0016]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路，还包括：

[0017]第二RC电路，包括串联连接的电阻R6和电容C2；所述第二RC电路的一端与晶体管MP8的栅极连接，另一端与晶体管MP8的漏极连接。

[0018]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0019]所述对称电路包括晶体管Mp2、晶体管Mp3、晶体管Mp4、晶体管Mp5、晶体管Mn1、晶体管Mn2、晶体管Mn3、晶体管Mn4、电阻R4和电阻R5；其中：[0020]电阻R4的一端与晶体管Mp1的漏极连接，电阻R4的另一端与电阻R5的一端连接，电阻R5的另一端与晶体管MP8的漏极连接；

[0021]晶体管Mp2的栅极连接晶体管Mp3的栅极和漏极，晶体管Mp2的漏极连接晶体管Mn1的栅极与漏极，晶体管Mp2的衬底连接电阻R4和电阻R5的公共端；[0022]晶体管Mp3的源极连接晶体管MP8的漏极，晶体管Mp3的衬底连接电阻R4和电阻R5的公共端，晶体管Mp3的栅极和漏极连接晶体管Mn2的漏极；

[0023]晶体管Mp4的栅极和漏极分别连接晶体管Mp5的栅极以及晶体管Mn3的漏极，晶体管Mp4的衬底连接电阻R4和电阻R5的公共端VS；[0024]晶体管Mp5的源极连接晶体管MP8的漏极，晶体管Mp5的漏极连接晶体管Mn4的栅极和漏极，晶体管Mp5的衬底连接电阻R4和电阻R5的公共端；[0025]晶体管Mn2和晶体管Mn3成镜像连接，晶体管Mn2和晶体管Mn3的栅极接入偏置电压，晶体管Mn2和晶体管Mn3的漏极分别给镜像连接的晶体管Mp3和Mp4提供偏置电流，晶体管Mn2和晶体管Mn3的源极接Agnd。

[0026]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0027]所述对称电路还包括晶体管Mn5、晶体管Mn6、晶体管Mp6和晶体管Mp7，其中：[0028]晶体管Mn5的栅极与晶体管Mn1的栅极和漏极连接，晶体管Mn6的栅极与晶体管Mn4的栅极和漏极连接，晶体管Mn1和晶体管Mn4输出偏置电流至晶体管Mn5和晶体管Mn6；[0029]晶体管Mp6的漏极连接晶体管Mn6的漏极，晶体管Mn5的漏极连接晶体管Mp7的漏极；

[0030]晶体管Mp6的漏极与栅极短接后与晶体管Mp7的栅极连接，为晶体管Mp7提供电流镜像；

[0031]晶体管Mp7的漏极作为所述对称电路的电流输出端，连接晶体管Mp8的栅极。[0032]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0033]所述运放单元为具有虚短特性的放大器，所述具有虚短特性的放大器为AMP放大器。

[0034]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0035]电源电压上电后，参考电压与偏置电压稳定后，具有虚短特性的放大器的正极输入端电压和负极输入端电压相等；

[0036]根据分压电路的电阻比例关系得到晶体管Mp1的漏极电压；[0037]所述对称电路中，在偏置电压以及电流镜像作用下流过晶体管Mp2、晶体管Mp3、晶体管Mp4和晶体管Mp5的电流相等；若晶体管均工作在正常模式，LDO稳压器的输出电压与晶

5

CN 114138048 A

说　明　书

3/7页

体管Mp1的漏极电压相等。

[0038]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0039]LDO稳压器的输出端负载电流变化时，LDO稳压器的输出端的输出电压变化，所述对称电路对晶体管Mp8的栅极电流变化，对输出电压变化进行补偿。

[0040]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0041]LDO稳压器的输出端负载电流增加时，LDO稳压器输出端的输出电压降低；流经晶体管Mp3的电流变化小于流经晶体管Mp2的电流变化；流经晶体管Mp5的电流变化小于流经晶体管Mp4的电流变化；流过晶体管Mp2的电流变化大于流过晶体管Mp5的电流变化；流过晶体管Mn5的电流变化大于流过晶体管Mn6电流变化；晶体管Mn5的下拉电流大于晶体管Mp7能提供的负载电流，晶体管Mp8的栅极电压降低，晶体管Mp8对LDO稳压器输出端的充电电流增加，LDO稳压器输出端的输出电压增大，对LDO稳压器的输出端负载电流增加而导致的输出电压降低进行补偿。

[0042]本发明一部分实施例中提供的用于MCU控制芯片的无片外电容LDO稳压器电路：[0043]LDO稳压器的输出端负载电流减少时，LDO稳压器输出端的输出电压增高；流经晶体管Mp5的电流变化大于流经晶体管Mp2的电流变化；流经晶体管Mn6的电流变化大于流经晶体管Mn5的电流变化，晶体管Mp7的充电电流大于晶体管Mn5的下拉电流，晶体管Mp8栅极电压增高，晶体管Mp8对LDO稳压器输出端的充电电流减少，LDO稳压器输出端的输出电压降低，对LDO稳压器的输出端负载电流减少而导致的输出电压提高进行补偿。[0044]本发明的技术方案相对现有技术具有如下技术效果：

[0045]本发明提供的用于MCU控制芯片的无片外电容LDO稳压器电路，采用参考电压输入至运放单元，结合分压电阻的分压作用得到输出电压V1，而且通过设置镜像对晶体管的方式，使输出电压V1与LDO稳压器输出端的输出电压成对称镜像关系，如此便可通过控制对称电路中的电流镜电流以及分压电路的电阻比例关系，使其中对应电流镜导通电流成比例，从而使输出电压V1与LDO稳压器输出电压Vout通路中对应的MOS器件产生的Vgs电压互相抵消使LDO稳压器输出端的输出电压和电压V1相等，使LDO稳压器输出端的输出电压不会跟随工艺、温度以及电源电压变化有较大输出差。在本方案中，不需要增加复杂的功能电路，简化了电路设计。

附图说明

[0046]下面将通过附图详细描述本发明中优选实施例，将有助于理解本发明的目的和优点，其中:

[0047]图1为现有技术中提供的一种无片外电容LDO稳压器电路的示意图；[0048]图2为现有技术中提供的另一种无片外电容LDO稳压器电路的示意图；

[0049]图3为本发明一个实施例所述用于MCU控制芯片的无片外电容LDO稳压器电路的示意图；

[0050]图4为本发明另一个实施例所述用于MCU控制芯片的无片外电容LDO稳压器电路的示意图。

6

CN 114138048 A

说　明　书

4/7页

具体实施方式

[0051]下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0052]在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。[0053]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的

可以具体情况理解上述术语在本发明中的具体含义。普通技术人员而言，

[0054]此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。[0055]另外，本发明以下实施例中，晶体管中的符号Mp表示Pmos晶体管，符号Mn表示Nmos晶体管。

[0056]本实施例提供一种用于MCU控制芯片的无片外电容LDO稳压器电路，如图3所示，包括镜像对晶体管、运放单元、分压电路和对称电路，其中：[0057]所述镜像对晶体管包括晶体管MP1和晶体管MP8；晶体管MP1的源极以及晶体管MP8的源极连接电源电压Avdd，晶体管MP8的漏极连接LDO稳压器的输出端Vout。所述运放单元，其负极输入端与参考电压端连接，接入参考电压Vref，其输出端连接晶体管MP1的栅极。所述分压电路的一端与晶体管MP1的漏极连接，另一端接地，晶体管MP1的漏极电压为V1；所述分压电路的分压点与所述运放单元的正极输入端相连，图中所示分压电路由串联的两个电阻组成，则分压点即为两个电阻的公共端。所述对称电路，与偏置电压Vbn连接，所述对称电路的一端与晶体管MP1的漏极连接，所述对称电路的另一端与晶体管MP8的漏极连接，所述对称电路配置有与晶体管MP8的栅极连接的驱动端；所述对称电路使晶体管MP8的漏极电压与晶体管MP1的漏极电压保持一致。[0058]本实施例提供的以上方案，采用参考电压输入至运放单元，结合分压电阻的分压作用得到输出电压V1，而且通过设置镜像对晶体管的方式，使输出电压V1与LDO稳压器输出端的输出电压成对称镜像关系，如此便可通过控制对称电路中的电流镜电流以及分压电路的电阻比例关系，使其中对应电流镜导通电流成比例，从而使输出电压V1与LDO稳压器输出电压Vout通路中对应的MOS器件产生的Vgs电压互相抵消，使LDO稳压器输出端的输出电压和电压V1相等，使LDO稳压器输出端的输出电压不会跟随工艺、温度以及电源电压变化有较

在本方案中，不需要增加复杂的功能电路，简化了电路设计。大输出差。

[0059]在一些实施例中，参考图4所示的电路结构，上述的用于MCU控制芯片的无片外电容LDO稳压器电路还包括第一RC电路，包括串联连接的电阻R1和电容C1；所述第一RC电路的一端与晶体管MP1的栅极连接，另一端与晶体管MP1的漏极连接。进一步地，上述电路中还可以包括第二RC电路，包括串联连接的电阻R6和电容C2；所述第二RC电路的一端与晶体管MP8

7

CN 114138048 A

说　明　书

5/7页

的栅极连接，另一端与晶体管MP8的漏极连接。通过设置第一RC电路和第二RC电路能够提高LDO稳压器电路的环路电路稳定性，其中第一RC电路中的电阻R1和电容C1能够对V1输出电压环路进行补偿，第二RC电路中的电阻R6和电容C2对LDO稳压器输出端的电压进行稳定性补偿。

[0060]图4所给出的电路为本发明的优选实施例电路，其中的对称电路包括晶体管Mp2、晶体管Mp3、晶体管Mp4、晶体管Mp5、晶体管Mp6、晶体管Mp7、晶体管Mn1、晶体管Mn2、晶体管Mn3、晶体管Mn4、晶体管Mn5、晶体管Mn6，电阻R4和电阻R5。其中，电阻R1与电容C1串联形成第一RC电路，电阻R6与电容C2串联形成第二RC电路，晶体管Mp2和晶体管Mp3为一对镜像管，晶体管Mp4和晶体管Mp5为一对镜像管，晶体管Mn1和晶体管Mn5为一对镜像管，晶体管Mn4和晶体管Mn6为一对镜像管，电阻R2和电阻R3串联形成分压电路。所述运放单元为具有虚短特性的放大器，所述具有虚短特性的放大器为AMP放大器。电阻R4一端连接晶体管Mp1的漏极，另一端连接与电阻R5连接，电阻R5的另一端连接LDO稳压器电路的输出端，电阻R4和电阻R5的公共端记为VS。[0061]具体地，晶体管Mp8为LDO稳压器的输出功率管，其漏极输出电压为Vout。晶体管Mp1作为晶体管Mp8的镜像管，晶体管Mp1的栅极连接运放单元AMP的输出端，同时与第一RC电路中的电阻R1一端连接。晶体管Mp1的漏极电压为V1，晶体管Mp1的漏极分别连接第一RC电路中的电容C1、分压电路中的电阻R2、晶体管Mp2的源极和晶体管Mp4的源极。运放单元AMP的负极输入端连接基准电压Vref，正极输入端连接分压电路的分压点(即电阻R2与电阻R3的公共端)，分压电路中的电阻R3另一端连接Agnd。

[0062]晶体管Mp2的栅极连接晶体管Mp3的栅极和漏极，晶体管Mp2的漏极连接晶体管Mn1的栅极与漏极，晶体管Mp2的衬底连接电阻R4和电阻R5的公共端VS。[0063]晶体管Mp3的源极连接LDO稳压器的输出端，晶体管Mp3的衬底连接电阻R4和电阻R5的公共端VS，晶体管Mp3的栅极和漏极连接晶体管Mn2的漏极。

[0064]晶体管Mp4的栅极和漏极分别连接晶体管Mp5的栅极以及晶体管Mn3的漏极，晶体管Mp4的衬底连接电阻R4和电阻R5的公共端VS。

[0065]晶体管Mp5的源极连接LDO稳压器的输出端，晶体管Mp5的漏极连接晶体管Mn4的栅极和漏极，晶体管Mp5的衬底连接电阻R4和电阻R5的公共端VS。[0066]晶体管Mn2和晶体管Mn3成镜像连接，晶体管Mn2和晶体管Mn3的栅极接入偏置电压，晶体管Mn2和晶体管Mn3的漏极分别给镜像连接的晶体管Mp3和Mp4提供偏置电流，晶体管Mn2和晶体管Mn3的源极接Agnd。

[0067]晶体管Mn5的栅极与晶体管Mn1的栅极和漏极连接，晶体管Mn6的栅极与晶体管Mn4的栅极和漏极连接，晶体管Mn1和晶体管Mn4输出偏置电流至晶体管Mn5和晶体管Mn6；晶体管Mp6的漏极连接晶体管Mn6的漏极，晶体管Mn5的漏极连接晶体管Mp7的漏极；晶体管Mp6的漏极与栅极短接后与晶体管Mp7的栅极连接，为晶体管Mp7提供电流镜像；晶体管Mp7的漏极作为所述对称电路的电流输出端，连接晶体管Mp8的栅极以及第二RC电路中的电阻R6的一端，第二RC电路中的电容C2一端连接LDO稳压器电路的输出端。[0068]以上的LDO稳压器电路中，当电源电压上电后，参考电压Vref与偏置电压Vbn稳定后，由于运放单元AMP的虚短功能使其输入两端相等，即Vfb＝Vref，根据分压电路中的电阻比例关系得到：

8

CN 114138048 A[0069]

说　明　书

6/7页

V1＝Vfb*(R2+R3)/R2＝Vref*(R2+R3)/R2。

[0070]由于对称电路中的电路结构设计中完全对称，在偏置电压Vbn以及电流镜像作用下流过晶体管Mp2、晶体管Mp3、晶体管Mp4和晶体管Mp5的电流相等。当所有晶体管都工作在正常工作模式状态下时，LDO稳压器电路的输出电压Vout＝V1‑Vgsp4+Vgsp5，同时因为Vgsp4＝Vgsp5，所以Vout＝V1，而V1的大小可以通过调节电阻R2与电阻R3的比例关系进行调节，所以输出电压也能够在调节电阻R2与电阻R3的比例关系对应地发生变化。[0071]以上方案中，采用电流模控制方式来实现LDO稳压器电路的设计，通过对称电路的完全对称结构，驱动镜像输出功率管(晶体管Mp8)，并采用电阻反馈方式使LDO稳压器输出端输出与晶体管Mp1漏极端相等的电压，同时电流镜控制电流模主体部分器件导通电流以及适当比例关系下实现最终的LDO稳压器输出端的电压输出与晶体管Mp1漏极端输出电压相等。[0072]另外，图4所示的电路中晶体管Mp2、晶体管Mp3、晶体管Mp4、晶体管Mp5、晶体管Mn1、晶体管Mn2、晶体管Mn3、晶体管Mn4的连接关系的设计，是整个电路的核心与关键，不仅影响着整个环路的稳定性，对电路瞬态响应也起到至关重要的作用。通过上述设计，LDO稳压器的输出端负载电流变化时，LDO稳压器的输出端的输出电压Vout变化，所述对称电路对晶体管Mp8的栅极电流变化，对输出电压Vout的变化进行补偿，使其保持稳定。在负载变化的瞬态响应方面，包括如下两种方式：[0073]具体地，当LDO稳压器的输出端负载电流增加时，LDO稳压器输出端的输出电压Vout降低，V1输出电压保持不变，对于电流镜晶体管Mp2/Mp3来说，因为晶体管Mp3的ΔVgsp3<ΔVgsp2，所以流过晶体管Mp2的电流变化大于流过晶体管Mp3的电流变化，同理流过晶体管Mp5的电流变化小于流过晶体管Mp4的电流变化。因为流过晶体管对Mp3/Mp4的电流相等，受偏置电压Vbn的控制，Mp3/Mp4的电流都来自于晶体管Mn2/Mn3电流，所以流过晶体管Mp2的电流变化远远大于流过晶体管Mp5的电流变化。因此，流过晶体管Mn1的电流变化大于流过晶体管Mn4的电流变化，由于电流镜像关系，流过晶体管Mn5的电流变化大于流过晶体管Mn6的电流变化，因为晶体管Mp6为晶体管Mn6的负载，晶体管Mp7为晶体管Mn5的负载，同时晶体管Mp6和晶体管Mp7为电流镜像关系，所以晶体管Mn5的下拉电流大于晶体管Mp7能够提供的负载电流，使其晶体管Mp8的栅极电压降低，所以晶体管Mp8对LDO稳压器输出端的充电电流增加，LDO稳压器输出端的输出电压增大，对LDO稳压器的输出端负载电流增加而导致的输出电压降低进行补偿。[0074]同理，当LDO稳压器的输出端负载电流减少时，LDO稳压器输出端的输出电压增高，流经晶体管Mp5的导通增加电流大于流经晶体管Mp2的导通增加电流，在晶体管Mn4和晶体管Mn1的电流镜镜像作用下，流过晶体管Mn6的增加电流大于流经晶体管Mn5的增加电流，由于晶体管Mp6的电流镜的作用，导致晶体管Mp7的充电电流大于晶体管Mn5的下拉电流，使其晶体管Mp8的栅极电压增高，所以晶体管Mp8对LDO稳压器输出端的充电电流减少，LDO稳压器输出端的输出电压降低，对输出端负载电流减少而导致的输出提高起到补偿作用。[0075]本实施例方案，对LDO稳压器的输出端负载电流增加以及减小的两种情形下对电流模控制负载快速瞬态响应进行了说明。经验证可以确定本方案中的上述电路能够驱动最高负载电流达到100mA‑150mA之间，较好满足MCU芯片内部大电流应用的需求。由于该电路相对于传统LDO稳定器电路来说，其输出端设计了PMOS管源极跟随器，所以输出阻抗较小，

9

CN 114138048 A

说　明　书

7/7页

扩大了负载电容应用区间，降低了环路补偿设计的复杂性，大大的降低了LDO稳压器电路的环路稳定性补偿难度。经验证，在本发明以上实施例的方案，在负载电流为10uA情况下，负载电容在50pF‑700pF范围内，仍然能够保持环路的稳定。[0076]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

10

CN 114138048 A

说　明　书　附　图

1/2页

图1

图2

11

CN 114138048 A

说　明　书　附　图

2/2页

图3

图4

12