实验三中规模组合逻辑电路设计

实验名称：中规模组合逻辑电路设计

一、实验目的：

1、学习用门电路实现中规模组合逻辑设计。

二、实验内容：

1. 用一个3线8线译码器和最少的门电路设计一个奇偶校验电路，要求当输入的四个变量中有偶数个1时输出为1，否则为0（预习时画出电路原理图，注明所用芯片型号）

2. 用4选1数据选择器74ls153实现三输入变量的奇偶校验电路。当三个输入端有奇数个1时，输出为高，否则为低（预习时画出电路原理图，注明所用芯片型号） 3. 七段显示译码电路设计：利用集成8421BCD译码器MC4511对输入的4位二级制数译码，并用共阴极数码管显示（预习时查出MC4511、共阴极数码管的内部结构及管脚分配，画出原理图）

三、实验步骤：

（ 学生根据自己实验情况简要总结步骤和内容，主要包括：

1、

实验原理图；如：

2、 3、

实验真值表； 实验结果记录。如：

输入 A B 0 0 0 1 1 0 1 1 输出 F3 灭 亮 亮 亮

实验总结

（ 学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）

数码管的管脚图 mc4511管脚图

七段译码器mc4511真值表如下：

输入 LE X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 BI X 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 LT 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 D X X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X C X X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X B X X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X A X X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X a 1 0 1 0 1 1 0 1 0 1 1 1 0 0 0 0 0 0 b 1 0 1 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 c 1 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 输出 d 1 0 1 0 1 1 0 1 1 0 1 0 0 0 0 0 0 0 锁存 e 1 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 f 1 0 1 0 0 0 1 1 1 0 1 1 0 0 0 0 0 0 g 1 0 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0 0