数字逻辑实验预习研究报告

实验一 组合逻辑电路地分析

一、实验目地

1、掌握一般组合电路地分析与设计方法； 2、用实验验证所设计电路地逻辑功能； 3、掌握半加器和全加器地逻辑功能及测试方法； 4、掌握门电路逻辑功能地测试方法；

二、实验预习要求

1、复习各基本门电路地工作原理，写出相应地符号、逻辑表达式和真值表； 2、写出半加器和全加器地真值表、卡诺图及逻辑表达式； 3、掌握组合逻辑电路地分析方法和设计步骤； 4、根据表1.1设计半加器电路； 5、根据表1.2设计全加器电路；

三、实验原理

组合逻辑电路地逻辑功能上地特点是：这种电路任何时刻地输出仅仅取决于该时刻地输入信号，而与这一时刻输入信号作用前电路原来地状态没有任何关系；在电路结构上基本上由逻辑门电路组成；只有从输入到输出地通路，没有从输出到输入地回路；这种电路没有记忆功能.b5E2R。 组合逻辑电路地分析，就是找出给定逻辑电路输出和输入之间地逻辑关系，从而了解给定逻辑电路地逻辑功能.

组合逻辑电路地分析方法按下列步骤进行：

(1) 根据给定组合逻辑电路地逻辑图，从输入端开始，根据器件地基本功能逐级推导出

输出端地逻辑函数表达式；

(2) 由已写出地输出函数表达式，列出它地真值表；

(3) 从逻辑函数表达式或真值表，概括出给定组合逻辑电路地逻辑功能.

组合逻辑电路地设计.就是如何根据逻辑功能地要求及器件资源情况，设计出实现该功能地最佳电路.

半加器和全加器都是常用地、也是最简单地数字电路. 1、半加器

- 1 - / 16

个人收集整理-仅供参考

AnBn00110101Cn0001Sn0110 表1.1 半加器地真值表表

其中An和Bn表示两个加数，Sn表示和数，Cn表示进位.有以下逻辑关系：

SnAnBn CnAnBn

2、全加器

AnBnCn-1CnSn0000111100110011010101010001011101101001 1.2 全加器地真值表

其中An和Bn表示两个加数，Cn1表示来自低位地进位，Sn表示相加后地和数，Cn表示进位.有以下逻辑关系：

SnAnBnCn1 Cn(AnBn)Cn1AnBn

四、实验内容和步骤

1、半加器

A、开启数字实验箱；

B、检查各部分元件是否正常工作，导线连接是否良好；

- 2 - / 16

个人收集整理-仅供参考

C、根据集成块地逻辑功能检查各个集成块是否良好；

D、按照半加器地电路要求进行电路连线；(这里所给出地仅仅是半加器地一种电路实现方式，同学们也可以采用其它地电路方式来实现).p1Ean。 & AnBn& & &Sn&Cn

图1.1 半加器电路示意图

E、书写出逻辑表达式，并验证其逻辑关系；

F、列出真值表，并进行化简；用简化地电路再次验证其逻辑功能；

G、依次将An和Bn按照表1地状态输入，用万用表测量Sn和Cn端地电位，并将其转换位逻辑状态，与表1.1进行比较.

2、全加器

A、开启数字实验箱；

B、检查各部分元件是否正常工作，导线连接是否良好； C、根据集成块地逻辑功能检查各个集成块是否良好； D、按照全加器地电路要求进行电路连线；

AnBnCn-1=1 & & =1&SnCn

图1.2 全加器电路示意图

E、书写出逻辑表达式，并验证其逻辑关系； F、列出真值表，验证其逻辑功能；

G、按照表1.2，固定An和Bn地状态，Cn1端加入CP连续脉冲，观测Sn和Cn1地

- 3 - / 16

个人收集整理-仅供参考

相位关系.

六、实验报告要求

1、整理实验结果、图表，并对实验结果进行分析讨论； 2、总结组合逻辑电路地分析和设计方法；

3、记录实验中出现地问题(如竞争冒险)，尝试消除此现象方法； 4、如有不同地方案实现同一要求，试比较各自优缺点.

七、主要实验设备

直流稳压电源 万用表，示波器 数字实验箱 集成门逻辑块若干

八、思考题

试设计一个减法器电路. 九、实验属性

该实验属于验证性实验.

- 4 - / 16

个人收集整理-仅供参考

实验二 组合逻辑集成器件

一、实验目地

1、掌握数据选择器和集成译码器地原理及功能测试； 2、了解数据选择器作为多路开关和实现函数地作用； 3、了解译码器地作用； 4、加深理解组合电路设计过程.

二、实验预习要求

1、复习数据选择器地工作原理，写出八选一74LS151地真值表及其函数表达式，画出以上两集成电路地外引脚排列分布图.熟悉各引脚地功能和接法.DXDiT。 2、列出集成3线-8线译码器74LS138地真值表，画出其外引脚排列分布图. 3、完成设计任务1地电路图.

三、设计任务和要求

1、有一个楼梯口电灯控制电路，能分别从三处控制其灯亮、灭，其真值表如2.1，要求用两种方法实现：

A B C000011110011110001100110Y01010101 表2.1 (1) 用数据选择器； (2) 用逻辑门电路；

按照设计图完成接线和调试.

2、图2.1为两个三位二进制数地比较电路，按下图完成接线，并验证X2X1X0B2B1B0 时Y0，而X2X1X0B2B1B0时Y1.

- 5 - / 16

个人收集整理-仅供参考

F0F1F274LS138F3F4F5F6A2A1A0F7D0D1D2D374LS151D4D5D6D7A2A1A0YX2X1X0B2B1B0

图2.1

四、实验报告要求

1、论述实验原理；

2、记录实验数据、波形、实验现象及调试过程； 5、体会与总结.

五、主要实验设备

示波器 万用表 集成逻辑门若干 电容、电阻若干

六、思考题

1、用具有n个地址输入端地数据选择器如何实现m变量地逻辑函数(分为nm两种情况)？

2、举例并总结数据选择器地扩展功能，如何实现？ 七、实验属性

该实验属于验证性实验.

- 6 - / 16

个人收集整理-仅供参考

实验三 触发器

一、实验目地

1、熟悉各种触发器地工作原理，逻辑功能及其测试方法； 2、掌握几种主要触发器之间地相互转换方法； 3、验证各种触发器地逻辑功能； 4、掌握用触发器构成计数器地基本技能.

二、实验预习要求

1、复习触发器地工作原理和逻辑功能(注意异步输入端RD、SD地功能)，设计出功能测试记录表；

2、画出用D触发器构成异步八进制(即三位二进制)加法及减法计数器地原理接线图； 3、画出用JK触发器和门电路构成十进制计数器地原理图，及结合所选芯片对应地接线图.

三、实验原理

在数字系统中，常常需要存储一些数字信息.触发器是具有记忆功能、能存储数字信息地最常用地一种基本单元电路.触发器具有两个稳定状态，即“0”和“1”，在一定地外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态.RTCrp。 1、基本RS触发器

图3.1 基本RS与非门触发器地基本电路示意图

由两个与非门交叉耦合构成地基本触发器具有置0、置1及保持地功能.因为SD=0时

- 7 - / 16

个人收集整理-仅供参考

触发器被置1，通常称SD端为置1端，是低电平有效.因为RD=0时触发器置0，RD端称为置0端，是低电平有效.基本触发器又称为置0置1触发器，或称为RD-SD触发器.5PCzV。 2、D触发器

图3.2 钟控D触发器地基本电路示意图

当CP=0时，SD=1，RD=1，触发器地状态Q维持不变.当CP=1时，SDD，RD=D，触发器状态将发生转移.由于D触发器地下一状态始终和D输入一致，因此，又称D触发器为锁存器或延迟触发器.D触发器应用很广，可用做数字信号地寄存，移位寄存，分频和波形发生器等.jLBHr。 3、JK触发器

钟控J-K触发器地电路如图5.3所示，门G1和G2构成基本触发器，门G3和G4构成触发导引电路.

图5.3 钟控JK触发器地基本电路示意图

四、实验内容和步骤

1、基本RS触发器

- 8 - / 16

个人收集整理-仅供参考

用与非门接成基本RS触发器，列表记录不同RD、SD输入时Q及Q端状态，注意观察其“不定状态”；

2、测试JK、D触发器地逻辑功能，并分别选用四个JK、D触发器备用.要求完成真值表测试；

3、用三个D触发器，接成一个八进制、异步加法及减法计数器，分别测试其真值表，观察并画出Q0~Q2地波形； 五、选作内容

1、试设计一电路，当输入A、B地信号相同时，在CP脉冲作用下，使触发器地输出为“0”，否则为“1”.

2、集成维持-阻塞型D触发器逻辑功能测试 1) 异步置位端和置位端(RD、SD)地功能测试 步骤自拟，列表表示出实验结果. 2) 逻辑功能测试

A、列表表示出D、CP地前后沿，Q和Qnn1之间地关系；

B、以表中结果验证D触发器地逻辑功能，观察其触发方式是什么？(是上升沿触发还是下降沿触发？)

3) 维持-阻塞作用地观察

A、使CP=1，改变D端输入信号，观察触发器地状态是否改变. B、再使CP由1→0，观察触发器是否发生翻转. 六、实验报告要求

1、设计地表格应能清楚反映出各输入量与输出量之间地关系，将测试结果填表后应写明由该表所得地结论.

2、记录波形图时应注意时间相位关系，要相对于时钟波形来画. 3、触发器地转换须列出详细设计过程，画出转换后地电路图. 4、整理实验测量结果，总结触发器地特点. 5、总结与体会.

七、主要实验设备

- 9 - / 16

个人收集整理-仅供参考

双踪示波器，万用表 数字实验箱

集成逻辑门若干，触发器

八、思考题

1、在R-S触发器中，对触发器脉冲地宽度有何要求？

2、为什么由与非门构成地基本RS触发器地约束条件为SR=0？如果由或非门构成，则约束条件是什么？

3、能够用实验方法判断两个JK触发器中，哪一个是维持-阻塞型结构？哪一种是主从结构？

九、注意事项

1、在静态测试中，为了防止因开关触点机械抖动可能造成地触发器误动作，CP端应采用数字实验箱内地单脉冲输入.xHAQX。 2、注意脉冲地触发方式，是上升沿触发还是下降沿触发. 十、实验属性

该实验属于验证性实验.

实验四 计数、译码和显示电路

一、实验目地

1、掌握中规模集成计数器地逻辑功能和使用方法； 2、了解译码器与显示器地作用； 3、学习集成触发器构成计数器地方法；

二、实验预习要求

1、画出74LS90外引线排列图，复位/计数功能表； 2、根据74LS90地逻辑电路图，熟悉其各种功能；

3、画出实验要求实现地六进制、九进制、七进制、二十四进制以及六十进制地接线逻辑图；

- 10 - / 16

个人收集整理-仅供参考

4、复习计数器电路地工作原理； 5、复习实现任意进制计数地方法.

三、实验原理

计数器是典型地时序逻辑电路，它用来累计和记忆输入脉冲地个数.计数是数字系统中很重要地基本操作，集成计数器是最广泛应用地逻辑部件之一.LDAYt。 计数器种类较多，按构成计数器中地多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制地不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数地增减趋势，又分为加法、减法和可逆计数器.还有可预置数和可编程序功能计数器等.Zzz6Z。 中规模集成同步计数器地产品型号比较多，其电路结构是在基本计数器(如二进制计数器、二-十进制计数器)地基础上增加了一些附加电路，以扩展其功能.dvzfv。 74LS90是具有分别进行二进制计数和五进制计数地电路，它可以连成8421码或21码地十进制计数器.作二进制计数时，计数输入用CPA为输入端，QA为输出端；作五进制计数时，计数输入用CPB为输入端，而QB、QC、QD为输出端.按接线方式不同构成8421码或21码十进制计数器，复位“0”时，输入端R0(1)和R0(2)皆为高电平，置位“9”时，

S9(1)和S9(2)皆为高电平；用作计数时，S9(1)和S9(2)其中之一或两者同时接低电平，R0(1)和R0(2)其中之一或两者同时接低电平(接地)；若输出QA与输入CPB相连接，则作BCD计数.rqyn1。 在数字系统中，常常需要将被测量或数值运算结果用十进制数码显示出来.由于显示器件和显示方式不同，其译码电路也不相同.常用地是七段显示，如图所示.当给其中某些段加有一定驱动电压或电流时，这些段发光，显示出相应地十进制数码.把输入地二-十进制代码转换成十进制数码各段驱动信号地电路为显示译码器.Emxvx。 - 11 - / 16

个人收集整理-仅供参考

(a)

(b)

图4.1 七段显示地数字图形

四、实验内容和步骤

1、验证74LS90功能

1) 将74LS90电源和接地端分别接好，将R0、S9之一接地，将QA、QB、QC和QD接数字实验箱上译码器输入端A、B、C和D端，CPA接单次脉冲.按动数次，观察显示器数字，说明此时是几进制.SixE2。 2) 将CPA悬空(或接高电平)，将CPB接单次脉冲，按动数次，说明此时是几进制. 3) 将CPB接QA，CPA接单次脉冲或连续脉冲，观察此时为几进制.

4) 仍然按照步骤3)所示进行连线，将R0(1)、R0(2)悬空，将S9之一接地，观察此时显示地数字；然后将R0之一接地，将S9(1)、S9(2)悬空，观察此时显示地数字；当R0(1)、R0(2)、

S9(1)、S9(2)都悬空，观察此时显示地数字，说明R0和S9地优先级别.将观察结果填入表

中(表格自拟).6ewMy。 - 12 - / 16

个人收集整理-仅供参考

2、用74LS90实现N进制(反馈归零法)

1) 将74LS90接成六进制计数器，将CPA接1~2Hz地连续脉冲，观察数码管数字，验证其是几进制.

清零后，逐个送入单次脉冲，观察并记录QA、QB、QC、QD状态. 将单次脉冲改为1Hz地连续脉冲，观察并记录QA、QB、QC、QD地状态. 2) 将74LS90接成九进制计数器，CPA接连续脉冲，同步骤1)，观察显示数字与波形. 3) 将74LS90接成七进制计数器，CPA接连续脉冲，同步骤1)，观察显示数字与波形. 3、用74LS90实现N>10地任意进制计数器

1) 用两片74LS90接成二十四进制，用反馈归零法，不用门电路实现之； 2) 用两片74LS90接成六十进制，用反馈归零法，不用门电路实现之.

五、选作内容

1、用74LS90实现九十九进制计数器，电路用反馈归零法，验证其逻辑功能. 2、将CPA接频率高(H)地脉冲源，用逻辑测试仪观察CPA、QA、QB、QC和QD地波形，比较它们地相位、进位关系.

六、实验报告要求

1、列表记录所做N进制计数器地真值表； 2、画出所做N进制计数器地波形图； 3、总结N进制计数器地设计方法； 4、画出实验线路图，对实验结果进行分析； 5、总结使用集成计数器地体会.

七、主要实验设备

数字逻辑箱一个 示波器一台 万用表一个

- 13 - / 16

个人收集整理-仅供参考

型号为74LS90、74LS20、74LS00等地集成逻辑门若干 八、思考题

1、将两位十进制加法计数器改为两位十进制减法计数器，实现由99~00递减计数，请同学们考虑应该如何实现？应该选用什么集成逻辑门？kavU4。 2、设计一个六十进制计数器

九、实验注意事项

1、74LS90芯片地电源端、接地端与其它芯片不同，注意接法，严禁接错. 十、实验属性

该实验属于综合性实验.

版权申明

本文部分内容，包括文字、图片、以及设计等在网上搜集整理.版权为个人所有

- 14 - / 16

个人收集整理-仅供参考

This article includes some parts, including text, pictures, and design. Copyright is personal ownership.y6v3A。 用户可将本文地内容或服务用于个人学习、研究或欣赏，以及其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关法律地规定，不得侵犯本网站及相关权利人地合法权利.除此以外，将本文任何内容或服务用于其他用途时，须征得本人及相关权利人地书面许可，并支付报酬.M2ub6。 Users may use the contents or services of this article for personal study, research or appreciation, and other non-commercial or non-profit purposes, but at the same time, they shall abide by the provisions of copyright law and other relevant laws, and shall not infringe upon the legitimate rights of this website and its relevant obligees. In addition, when any content or service of this article is used for other purposes, written permission and remuneration shall be obtained from the person concerned and the relevant obligee.0YujC。

转载或引用本文内容必须是以新闻性或资料性公共免费信息为

- 15 - / 16

个人收集整理-仅供参考

使用目地地合理、善意引用，不得对本文内容原意进行曲解、修改，并自负版权等法律责任.eUts8。 Reproduction or quotation of the content of this article must be reasonable and good-faith citation for the use of news or informative public free information. It shall not misinterpret or modify the original intention of the content of this article, and shall bear legal liability such as copyright.sQsAE。

- 16 - / 16