第３期 ２０１８年６月 中Ｉ鼋鼋暑舛譬呵宪限学机 Ｊｏｕｒｎａｌ ｏｆ ＣＡＥＩＴ Ｖ０１．１３ Ｎｏ．３ Ｊｕｎ．２０１８ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１６７３—５６９２．２０１８．０３．０１６ 基于双交叉耦合电容反馈的超低功耗高线性ＬＮＡ 李相敏，康壮 （长江大学文理学院，湖北荆州４３４０２０） 摘要：提出了一种基于双交叉耦合电容反馈技术的ＣＭＯＳ共栅低噪声放大器（ＬＮＡ）。第一个反 馈环路利用交叉耦合技术以提高电路跨导；另一个反馈环路在晶体管的源漏两级之间采用交叉耦 合共栅技术实现电压电流反馈。提出的ＬＮＡ在低功耗的前提下取得了优越的性能，基于０．１８ ｍ ＣＭＯＳ工艺，对该ＬＮＡ流片实现并测试。测试结果表明ＬＮＡ芯片在２．４ ＧＨｚ频率下的增益为 １８ ｄＢ，噪声系数为２．０２ ｄＢ，输入三阶截止点ＩＩＰ３为８．３ ｄＢｍ，输入匹配参数Ｓ１１和输出匹配参数 ￥２２均低于一１０ ｄＢ，在１．１ Ｖ电压供电下功耗为２．５ ｍＷ。 关键词：输入三阶截止点；高线性；低噪声放大器；负反馈 中图分类号：ＴＮ４３２ 文献标识码：Ａ 文章编号：１６７３—５６９２（２０１８）０３．３２６－０６ Ａｎ Ｕｌｔｒａ－ｌｏｗ·－ｐｏｗｅｒ Ｈｉｇｈ·－ｌｉｎｅａｒｉｔｙ ＬＮＡ ｗｉｔｈ Ｄｕａｌ Ｃｒｏｓｓ－ｃｏｕｐｌｅｄ Ｃａｐａｃｉｔｉｖｅ Ｆｅｅｄｂａｃｋ ＬＩ Ｘｉａｎｇ—ｍｉｎ，ＫＡＮＧ Ｚｈｕａｎｇ （Ｙａｎｇｔｚｅ Ｕｎｉｖｅｒｓｉｔｙ Ｃｏｌｌｅｇｅ ｏｆ Ａｒｔｓ ａｎｄ Ｓｃｉｅｎｃｅｓ，Ｊｉｎｇｚｈｏｕ ４３４０２０，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａ ＣＭＯＳ ｃｏｍｍｏｎ ｇａｔｅ ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｉｆｅｒ（ＬＮＡ）ｗｉｔｈ ｄｕａｌ—ｃｒｏｓｓ—ｃｏｕｐｌｅｄ—ｃａｐａｃｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｏｐｏｓｅｄ．Ｔｈｅ ｆｉｒｓｔ ｆｅｅｄｂａｃｋ ｌｏｏｐ ｉｓ ｄｅｓｉｇｎｅｄ ｆｏｒ ｔｒａｎｓｃｏｄｕｃｔａｎｃｅ ｂｏｏｓｔｉｎｇ ｗｈｉｃｈ ｉｓ ｗｉｄｅｌｙ ｋｎｏｗｎ ａｓ ｔｈｅ ｃｒｏｓｓ—ｃｏｕｐｌｅｄ ｃｏｍｍｏｎ ｇａｔｅ（ＣＣＣＧ）ｔｏｐｏｌｏｇｙ．Ｔｈｅ ｏｔｈｅｒ ｆｅｅｄｂａｃｋ ｌｏｏｐ ｉｓ ｖｏｌｔａｇｅ—ｃｕｒｒｅｎｔ ｆｅｅｄｂａｃｋ ｂｙ ｃｒｏｓｓ—ｃｏｕｐｌｉｎｇ ｂｅｔｗｅｅｎ ｔｈｅ ｄｒａｉｎ ｎｏｄｅ ａｎｄ ｔｈｅ ｓｏｕｒｃｅ ｎｏｄｅ ｉｎ ｔｈｅ ｃｏｍｍｏｎ ｇａｔｅ ｔｏｐｏｌｏｇｙ．Ｔｈｅ ｐｒｏｐｏｓｅｄ ＬＮＡ ａｃｈｉｅｖｅｓ ｅｘｃｅｌｌｅｎｔ ｐｅｒｆｏｒｍａｎｃｅ ｗｉｔｈ ｌｏｗ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ．Ｔｈｅ ＬＮＡ ｉｓ ｉｍｐｌｅｍｅｎｔｅｄ ｗｉｔｈ ａ ０．１ ８ ｍ ＣＭＯＳ ｐｒｏｃｅｓｓ ａｎｄ ｍｅａｓｕｒｅｄ．Ｔｈｅ ｍｅａｓｕｒｅｄ ｒｅｓｕｌｔｓ ｄｅｍｏｎｓｔｒａｔｅ ａ ｇａｉｎ ｏｆ １ ８ ｄＢ，ａ ｎｏｉｓｅ ｆｉｇｕｒｅ （ＮＦ）ｏｆ２．０２ ｄＢ，ａｎ ｉｎｐｕｔ ｔｈｉｒｄ—ｏｒｄｅｒ ｉｎｔｅｒｃｅｐｔ ｐｏｉｎｔ（ＩＩＰ３）ｏｆ ８．３ ｄＢｍ，ａｎ ｉｎｐｕｔ ｍａｔｃｈｉｎｇ（Ｓ１１）／ ｏｕｔｐｕｔ ｍａｔｃｈｉｎｇ（￥２２）ｏｆ ｌｅｓｓ ｔｈａｎ １０ ｄＢ ａｔ ２．４ ＧＨｚ，ａｎｄ ａ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ｏｆ２．５ ｍＷ ｗｉｔｈ １．１ Ｖ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ． Ｋｅｙ ｗｏｒｄｓ：Ｉｎｐｕｔ Ｔｈｉｒｄ—Ｏｒｄｅｒ Ｉｎｔｅｒｃｅｐｔ Ｐｏｉｎｔ；Ｈｉｇｈ Ｌｉｎｅａｒｉｔｙ；Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｉｅｒ；Ｎｅｇａｔｉｆｖｅ Ｆｅｅｄｂａｃｋ 起谐波反馈分量，恶化电路的线性度。在低频领域， ０ 引 言 反馈的基本作用是利用反馈路径上的线性有源 谐波反馈分量通常被高环路增益所抑制，然而，在射 频领域，由于开环增益已经很低，较难取得高环路增 益。例如，在共源电路结构中，采用源极退化电感实 现的电压电流反馈技术，并不能提高输入三阶截止 点ＩＩＰ３性能，这是因为源极退化电感在放大晶体管 的源端产生二次谐波分量，通过晶体管栅源间电容 器件，来纠正电路正向路径上的非线性有源器件产 生的非线性。反馈是模拟和射频电路中的一种提高 线性度的有效方法，然而，在射频领域，反馈可能引 收稿日期：２０１８－０２－０１ 修订日期：２０１８－０４－０９ 基金项目：湖北省教育厅科研处“基于物联网的家庭医疗保健系统的研究和设计”项目（鄂科教函【２０１６】ｌ３号） ２０１８年第３期 李相敏等：基于双交叉耦合电容反馈的超低功耗高线性ＬＮＡ ３２７ 反馈回输入端口，与原始信号相混合转换成三阶交 调分量ＩＭＤ３，退化了电路的ＩＩＰ３ Ｅ１－５］，在许多射频 反馈电路中都存在此类现象 一 。 在本文中，首先在线性度改善方面讨论了射频 反馈技术，并且提出在全差分共栅放大器中采用双 电容反馈技术。第一个反馈环路用于增强电路的跨 导ｇ ，所采用的技术即是交叉耦合共栅（ＣＣＣＧ）结 构，同时可实现高增益和低噪声。另一个反馈环路 在晶体管的源漏两级之间采用ＣＣＣＧ技术实现电压 电流反馈，尤其，第一个反馈环路在增强基波信号的 同时，可以减弱二次谐波信号的放大，因而减小了影 响ＩＩＰ３性能的二次谐波信号，这就可以利用第二个 反馈环路来实现ＩＩＰ３的提高。 １ 电路设计及理论分析 １．１反馈和ＩＩＰ３ 反馈系统的三阶互调失真截止点ＡＩＰ３ 。为 ： 崛。＝ ＝ Ｉ ｂ３ｆ 式中，ｂ 为闭环线性增益，ｂ 为闭环三阶非线性系 数，ａ 、ａ 和ａ 分别为开环线性增益、开环二阶非线 性系数和开环三阶非线性系数， 为反馈环路增益。 由上式可见，ＡＩＰ３ ，不仅与开环放大器的三阶非线 性有关，还取决于开环放大器的二阶非线性。 在低频电路中，获得较高的环路增益并不困难， 因此可以抑制二阶交调失真的影响，然而，在射频领 域，较难取得高环路增益，结果导致即使采用了反馈 技术，也较难取得较高的ＩＩＰ３ ，因此，本文需要仔 细研究二阶交调对ＩＩＰ３的影响。 １．２交叉耦合共栅结构 图１给出了一种传统的交叉耦合共栅（ＣＣＣＧ） 拓扑结构，ＣＣＣＧ结构将漏极热噪声降低一半，并且 通过提高跨导的方式使电路增益增加一倍 “ ， ＣＣＣＧ结构的另一个特性是通过交叉耦合的结构降 低二阶交调量。 图２为ＣＣＣＧ结构中基波信号和二次谐波信号 正向反馈机制的示意图，图中，基波信号的输出电 流为： ｌ０ａｄ 图１传统交叉耦合共栅放大器电路图 （ａ）基’扳佰号 Ｃｏ）二次谐波信号 图２交叉耦合共栅电路的正向反馈原理 ｉｆｕ ｄ＝ｇ （ ｉ ＋Ａ１ ｉ ） （２） 二次谐波信号的输出电流为： ｉ２ ｄ＝ｇ ｖｉ 一Ａ１ ｉ ） （３） 为了对ＣＣＣＧ结构中的非线性进行量化分析， 我们采用图３所示的等效半边电路，推导出与 ＣＣＣＧ结构相关的如下参数表达式，例如闭环增益 ｂ１ｃｃｃＧ，开环增益的一阶系数ａｌｃｃｃＧ、三阶系数ａ３ｃｃｃＧ， 环路增益ＴｃｃｃＧ以及反馈系数Ｆ 。。 ２（Ｃｅ）ｇｍ（Ｚｓ …一 ， ∞一…（＼ ＋Ｃ Ｃ ）ｓ，，… … ＺＲｅｌｏａ ｄ· Ｚｋ＆Ｒｓｄ （４ａ） ｃｃｃ ２（ ） ） （４ｂ） ｃｃｃ （ ） （ ） （４ｃ） ｃ－２（ ） ｚＢＩ ）（４ｄ） ３２８ ＦＣＣＣＧ： 中Ｉ曩鼋；舛学研宪阪哥极 （４ ）‘４ ） ２０１８年第３期 其中，Ｒｓ为输入源阻抗；２Ｃ ／（Ｃ ＋ｃ ）为跨导增强 ｓ 系数，如果Ｃｃ远大于Ｃ 跨导增强系数近似为２。 图３交叉耦合共栅电路的等效半边电路 由式（１）和式（４）可得，ＣＣＣＧ拓扑结构的三阶 互调失真截止点ＡＩＰ３ 。如下所示： ｃｃｃｃ ｌ ｃｃｃｃ¨， Ｉ，／８ ２ｇｍ（ｚ ｌ Ｒ ）＋１］ ｌ（５） 由式（４ｄ）和式（５）可见，如果增加跨导ｇ ，可 以增大环路增益 。，进而提高ＡＩＰ３ 。。然而， 环路增益不仅只与ｇ 有关，还取决于输入阻抗的函 数值ｚｓ，因而通过改变环路增益的方式提高线性度 效果有限。 １．３双交叉耦合共栅结构 本文为了克服上述缺陷，提出了在ＣＣＣＧ结构 中加人另一个反馈环路来改善线性度，即双交叉耦 合共栅（ＤＣＣＧ）结构，如图４所示。图５给出了双 反馈环路的框图，其中Ａ为开环放大器；Ｉ厂为反馈系 数；．ｓｉ为输入信号；ｓ。为输出信号；Ｊｓ。为Ｓｉ与（Ａｓ。＋厂２ ｓ ）之间的差值。 三１０ａｄ Ｒｌ０ａｄ Ｖｏ．ｔ． ｔ十 ：‘＝ 图４提出的双交叉耦合共栅放大器的电路图 由图５可得输出信号ｓ。可表示为： Ｓ。＝０ｌＳ ＋ａ２Ｓ ＋ｎ３Ｓ：＋… （６ａ） 图５双反馈系统原理框图 其中： Ｓ ＝Ｓｉ－ｆ，ｓ。一 ５。 （６ｂ） 该双反馈系统具有如下的输入输出关系表 达式： Ｓ。＝ｂｌｄｕ￣ｌＳ 十ｂ２ｄ￣．１Ｓ ＋ｂ３ｄｕａｌＳ ＋… （７ａ） 其中： ６ｌｄ 南 ｂ２ｄｕａｌ （７ｃ） ６３ —— 丁 ｄ ＝ 等鲁 一 Ｊ） 式中，ｂ 。、ｂ： 和ｂ３ｄｕａ１分别为闭环线性增益、二阶 非线性系数以及三阶非线性系数， 为相应环路的 反馈环路增益。 由式（１）、式（７ｂ）和式（７ｄ）可得，双反馈系统 的三阶互调失真截止点ＡＩＰ３ 如下所示： ４ ＝闫Ｉ＾√ｊ ｕ ｂ３ａ １ Ｉｌ＝ （８） 由式（１）和式（８）可见，双反馈系统的环路增益 为两个反馈系统环路增益之和，因而，ＤＣＣＧ结构可 以通过增加总体环路增益的方式提高线性度，远优 于ＣＣＣＧ结构。 图６给出了ＤＣＣＧ结构的等效半边电路，以用 于计算反馈电路相关参数，ＤＣＣＧ结构的反馈电路 相关参数如下所示： ｂ１ＤｃｃＧ＝ ２ｇ （ ） … ＩＩ － ）（ ＋ ） （９ａ） ２０１８年第３期 李相敏等：基于双交叉耦合电容反馈的超低功耗高线性ＬＮＡ ３２９ 。… ｃ ：２ ｚ １尺 ” １）等 （９ｂ） 的测试结果，在２．４ ＧＨｚ频率下，ＩＩＰ３高达 ８．３ ｄＢｍ，实现了较高的线性度，并且该芯片在 １．１ Ｖ电压供电下功耗仅为２．５ ｍＷ。综合性能指 标优于以往文献所报道的测试结果 ‘ ，文献［９］ 和［１２］所设 ‘电路取得的ＩＩＰ３分别为一７．５ ｄＢｍ （９ｃ） ∽＝ （２ ）（ ｌ＿ ）等 ｎｔ 和一０．５ ｄＢｍ，与本文的８．３ ｄＢｍ的高线性度相比 相差甚远，ＬＮＡ位于系统接收机的最前级，需要一 （ ‰ｔ； ｛ ）‘（ ） （９ｄ） 个较高的线性度接收来自天线的射频信号，本文所 设计的８．３ ｄＢｍ的高线性度完全满足此需要，另外 ＋ ｃｒ）（９ｅ） 文献［９］和［１２］所报道电路的噪声系数分别为６ ｄＢ 和２．７ ｄＢ，也略逊于本文所取得的２．０２（｛Ｂ的低噪声 式中，ｂ…ｃ“：为ＤＣＣＧ结构闭环增益；ｔ＂ｔ ｃｃ《：和ｎ 刚； 系数，位于系统接收机最前端的ＬＮＡ直接决定了整个 接收机的噪声性能，因此ＬｌＮＡ的噪声系数越小越好 ． 分别为开环增益的一阶系数、三阶系数；Ｔｃ 为环 路增益；Ｆ似 ；为反馈系数；Ｃ 为晶体管漏源问反馈 电容。如果输入源阻抗Ｒ 远小于ｌ／ｊｔｏＣ ，由式（９） 可推得ＤＣＣＧ拓扑结构的三阶互调失真截止点 ＡＩＰ３。 可简化为： ＡｌＰ３Ｉ）ｃｃＧ √８ Ｉ ［２ｇＩｌ （ ）＋１】 （１０） 图７ ＬＮＡ的芯片照片 由式（５）和式（１０）可见，由于ＤＣＣＧ结构将环 路增益增高到（１＋２ｆｉｏＣｆＺ ｄ）／（１＋ Ｃ Ｚ ）倍， 因而将ＡＩＰ３提高到［（１＋２ｊｔｏＣｒＺＩｌ１ｄ．ＩＪ）／（１＋ｊａ，ｃ． Ｚ ）］ 倍，进一步改善了电路线性度。 ∞ 图６提出的ＤＣＣＧ放大器的等效半边电路 图８ Ｓ ．、Ｓ。．和Ｓ：：的测试结果 ２芯片实现与测试结果 基于ＳＭＩＣ ０．１８ Ｉ，ｚｍ ＣＭＯＳ工艺，对本文所提出 ３ 结 语 本文提出的ＬＮＡ在ＣＣＣＧ结构中采用基于电 容反馈的双反馈环路，以在不影响其他性能的前提 的ＬＮＡ进行流片实现并测试验证。图７所示即为 该ＬＮＡ的芯片照片，电路核心大小为１．０３ ｍｍ ， 图８给出了增益ｓ 输入匹配参数ｓ，。和输出匹配参 数５ 的测试结果，在２．４ ＧＨｚ工作频率下的增益为 １８ ｄＢ，输人输出匹配参数均低于一ｌ０ ｄＢ。图９给 出了噪声系数ＮＦ的测试结果，在２．４ ＧＨｚ频率下， 下，改善电路的线性度。ＣＣＣＧ结构不仅增强了基 波频率的跨导，改善了增益和噪声性能，而且通过反 馈方式抑制了二次谐波信号，改善了线性度，在此基 础上引入ＤＣＣＧ结构，在晶体管源漏间引入电容反 ＮＦ为２．０２ ｄＢ。图ｌ０所示为输入三阶截止点ＩＩＰ３ ３３０ 国鼋善舛譬研雹豫学租 ２０１８年第３期 兽 复 频频／ＧＨｚ 图９噪声系数ＮＦ的测试结果 频率／ＧＨｚ 图１０输入三阶截止点Ｉｌｌｒ３的测试结果 馈，进一步提高电路的线性度。 基于ＳＭＩＣ ０．１８ ｊｘｍ ＣＭＯＳ工艺，对本文所提出 的ＬＮＡ进行流片实现并测试验证。测试频率为 ２．４ ＧＨｚ，测试结果表明该ＬＮＡ在较低功耗下实现 了较优的性能，在仅消耗２．５ ｍｗ功耗的前提下，取 得了１８ ｄＢ的增益，２．０２ ｄＢ的噪声系数，８．３ ｄＢｍ 的输入三阶截止点ＩＩＰ３，同时输入输出匹配良好，综 合性能指标达到国内外先进行列。 参考文献： ［１］ ＹＥ Ｒ Ｆ，ＨＯＲＮＧ Ｔ Ｓ，ＷＵ Ｊ Ｍ．Ｔｗｏ ＣＭＯＳ ｄｕａ１．ｆｅｅｄ． ｂａｃｋ ｃｏｍｍｏｎ—ｇａｔｅ ｌｏｗ—ｎｏｉｓｅ ａｍｐｌｉｉｆｅｒｓ ｗｉｔｈ ｗｉｄｅｂａｎｄ ｉｎ— ｐｕｔ ａｎｄ ｎｏｉｓｅ ｍａｔｃｈｉｎｇ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉ— ｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，２０１３，６１（１０）： ３６９０—３６９９． ［２］ＰＡＲＶＩＺＩ Ｍ，ＡＬＬＩＤＩＮＡ Ｋ，ＥＩ—ＧＡＭＡＬ Ｍ Ｎ．Ｓｈｏａ ｃｈａｎｎｅｌ ｏｕｔｐｕｔ ｃｏｎｄｕｃｔａｎｃｅ ｅｎｈａｎｃｅｍｅｎｔ ｔｈｒｏｕｇｈ ｆｏｒｗａｒｄ ｂｏｄｙ ｂｉａｓｉｎｇ ｔｏ ｒｅａｌｉｚｅ ａ ０．５ Ｖ ２５０ Ｗ ０．６—４．２ ＧＨｚ ｃｕｒｒｅｎｔ．ｒｅｕｓｅ ＣＭＯＳ ＬＮＡ『Ｊ］．ＩＥＥＥ Ｊｏｕｍａｌ ｏｆ Ｓｏｌｉｄ— Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，２０１６，５１（３）：５７４－５８６． ［３］ ＩＭ Ｄ，ＮＡＭ Ｉ．Ａ ｗｉｄｅｂａｎｄ ｄｉｇｉｔａｌ ＴＶ ｒｅｃｅｉｖｅｒ ｆｒｏｎｔ—ｅｎｄ ｗｉｔｈ ｎｏｉｓｅ ａｎｄ ｄｉｓｔｏｒｔｉｏｎ ｃａｎｃｅｌｌａｔｉｏｎ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃ— ｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ－－Ｉ：Ｒｅｇｕｌａｒ ｐａｐｅｒｓ，２０１４， ６１（２）：５６２－５７４． 目∞ｐ／［４］ ＳＴＥＷＡＲＴ Ｄ，ＳＡＡＶＥＤＲＡ Ｃ Ｅ．ＥｘｔｎｄＩＨ ｅｎｄｉｎｇ ｔｈｅ ｂａｎｄ· ｗｉｄｔｈ ｏｆ ｌｏｗ．－ｎｏｉｓｅ ｍｉｃｒｏｗａｖｅ ａｍｐｌｉｉｆｅｒ ｔｈｒｏｕｇｈ ｄｉｇｉｔａｌ ａｓ－－ ｓｉｓｔ［Ｊ］．Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，２０１４，５０（７）：５２８－５３０． ［５］ＩＪＩ Ｊ，ＨＡＳＡＮ Ｓ Ｍ Ｒ．Ｄｅｓｉｇｎ ａｎｄ ｐｅｒｆｏｒｍａｎｃｅ ａｎａｌｙｓｉｓ ｏｆ ａ ８６６－·ＭＨｚ ｌｏｗ－－ｐｏｗｅｒ ｏｐｔｉｍｉｚｅｄ ＣＭＯＳ ＬＮＡ ｆｏｒ ＵＨＦ ＲＦＩＤ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｄｕｓｔｉｒａｌ Ｅｌｅｃｔｒｏｎｉｃｓ， ２０１３，６０（５）：１８４０—１８４９． ［６］ＣＨＥＮ Ｚ，ＺＨＥＮＧ Ｙ，ＣＨＯＯＮＧ Ｆ Ｃ，ｅｔ ａ１．Ａ ｌｏｗ—ｐｏｗｅｒ ｖａｒｉａｂｌｅ—ｇａｉｎ ａｍｐｌｉｆｉｅｒ ｗｉｔｈ ｉｍｐｒｏｖｅｄ ｌｉｎｅａｒｉｔｙ：ａｎａｌｙｓｉｓ ａｎｄ ｄｅｓｉｇｎ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓ— ｔｅｍｓ—Ｉ：Ｒｅｇｕｌａｒ ｐａｐｅｒｓ，２０１２，５９（１０）：２１７６—２１８５． ［７］ＫＩＭ Ｎ，ＡＰＡＲＩＮ Ｖ，ＬＡＲＳＯＮ Ｌ Ｅ．Ａｎａｌｙｓｉｓ ｏｆ ＩＭ３ ａ— ｓｙｍｍｅｔｙｒ ｉｎ ＭＯＳＦＥＴ ｓｍａｌｌ·ｓｉｇｎａｌ ａｍｐｌｉｉｆｅｒｓ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ－－Ｉ：Ｒｅｇｕｌａｒ ｐａ— ｐｅｒｓ，２０１１，５８（４）：６６８－６７６． ［８］ ＳＡＮＳＥＮ Ｗ．Ｄｉｓｔｏｒｔｉｏｎ ｉｎ ｅｌｅｍｅｎｔａｒｙ ｔｒａｎｓｉｓｔｏｒ ｃｉｒｃｕｉｔｓ ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ－ＩＩ： Ａｎａｌｏｇ ａｎｄ Ｄｉｇｉｔｌａ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，１９９９，４６（３）： ３１５—３２５． ［９］ＰＡＲＶＩＺＩ Ｍ，ＡＬＬＩＤＩＮＡ Ｋ，ＥＩ ＧＡＭＡＬ Ｍ Ｎ．Ａ ｓｕｂ— ｍＷ，ｕｈｒａ—ｌｏｗ—ｖｏｌｔａｇｅ，ｗｉｄｅｂａｎｄ ｌｏｗ—ｎｏｉｓｅ ａｍｐｌｉｉｆｅｒ ｄｅ— ｓｉｇｎ ｔｅｃｈｎｉｑｕｅ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ（ＶＬＳＩ）Ｓｙｓｔｅｍｓ，２０１５，２３（６）： １１１１．１１２２． ［１０］ＹＯＯＮ Ｊ，ＰＡＲＫ Ｃ．Ａ ＣＭＯＳ ＬＮＡ ｕｓｉｎｇ ａ ｈａｒｍｏｎｉｃ ｒｅ— ｊｅｃｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｔｏ ｅｎｈａｎｃｅ ｉｔｓ ｌｉｎｅａｒｉｔｙ［Ｊ］．ＩＥＥＥ Ｍｉ— ｃｒｏｗａｖｅ ａｎｄ Ｗｉｒｅｌｅｓｓ Ｃｏｍｐｏｎｅｎｔｓ Ｌｅｔｔｅｒｓ，２０１４，２４ （９）：６０５－６０７． ［１１］ＷＯＯ Ｓ，ＫＩＭ Ｗ，ＬＥＥ Ｃ Ｈ，ｅｔ １ａ．Ａ ｗｉｄｅｂａｎｄ ｌｏｗ—ｐｏｗ— ｅｒ ＣＭＯＳ ＬＮＡ ｗｉｔｈ ｐｏｓｉｔｉｖｅ－ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ ｆｏｒ ｎｏｉｓｅ， ｇａｉｎ，ａｎｄ ｌｉｎｅａｒｉｔｙ ｏｐｔｉｍｉｚａｔｉｏｎ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，２０１２，６０（１０）： ３１６９—３１７８． ［１２］李相敏，康壮．新型高性能超宽带低噪声放大器设计 ［Ｊ］．中国电子科学研究院学报，２０１７，１２（１）：１０６— １１０． 作者简介 ｌ 验设师计李Ｅ，； —主相ｍａ要敏ｉｌ：研（ｌ１ｉ９ｍ究８ｉｎ１方～＿．ｊｉｎ）向ｚ，ｈ男为ｏｕ，射＠湖ｓ频北ｉｎａ人集．ｃ，成ｏ高ｎｒ级电； 路实 康壮（１９８７一），男，湖北人，主要研究方向为集成电 路设计与测试。
