1．创建设计数据库及原理图文件
在已创建的考核专用文件夹中创建Protel设计数据库文件，有效文件名为：JJQ.ddb,并在该文件的Document文件夹中创建原理图文件，有效文件名为：JJQ.SCH。 2．绘制原理图
根据图一所示的电路原理图以及表一所列的元器件参数，在文件JJQ.SCH中设计电路原理图并按缺省设置进行电气规则检测（ERC），原理图统一采用A4图纸尺寸，横向放置。
R3680R1J124D12C116V/1000uFC20.01uF1DISR250K148U555Q3D226TRIGTHRRVCC7GNDCVolt53C310ufQ9013GND
图一 JJQ.SCH电路原理图
表一 原理图元件参数表
序 号 1 2 3 4 5 6 7 8 9 10 26 元件标号 (Designator） C1 C2 C3 J1 R1 R2 R3 D1 D2 元件名称 （Lib Ref） ELECTRO2 CAP ELECTRO2 CON2 RES2 RES2 RES2 BRIDGE1 LED NPN 元件注释 （PartType） 1000 uF 0.01uF 10 uF 1 50k 680 9013 555 元件封装（Footprint） 原理图元件库 （Library） RB.2/.4 RAD0.2 RB.2/.4 SIP2 AXIAL0.6 AXIAL0.4 AXIAL0.4 SIP2 LED （需要自制） TO-92A DIP8 用户原理图元库 Miscellaneous Devices.ddb Q U 555（需要自制） 第 1 页 共 3 页
1
3．创建原理图元件
建立一个用户原理图元件库，其文件名采用缺省名称，根据图二所示元件图形以及表二所列元件说明，在该库内创建一个名为555的原理图元件。
图二 自制原理图元件示意图
Visible=10mil
表二 自制原理图元件说明表 元件标号 元件名称 元件的部件数（Part） 元件封装 元件引脚数 元件引脚说明 元件引脚编号 引脚名称 U 555 1 DIP8 8 引脚电气特性 引脚显示状态 显示 显示 显示 显示 显示 显示 显示 显示 1 2 3 4 5 6 7 8 4. 生成材料清单及网络表 二、PCB设计
GND TRIG Q R CVolt THR DIS VCC
Pasive Pasive Pasive Pasive Pasive Pasive Pasive Pasive 1．创建PCB元件封装（Footprints）
第 2 页 共 3 页
创建一个用户PCB元件封装库，其文件名采用缺省名称，在该库内添加D2的封装，其封装名为LED。焊盘直径为62Mil，孔径为28Mil，焊盘间距为100 Mil，见图三所示。
图三 自制D2封装示意图
2．创建PCB文件
创建一个双面印刷电路板（PCB）文件，其有效文件名为JJQ.pcb。电路板尺寸为1000×1500mil。电路板边框画在 Keep Out Layer层绘制。
3．绘制印刷电路板（PCB） PCB绘制的基本要求：
A）在JJQ.pcb文件所规定的电路板范围内，根据已生成的网络表设计一块双面PCB。顶层为垂直布线，底层水平为布线。
B) 网格参数为Visible2= 2.54mm（100mil）。 C）该电路板指定的元件封装库为ADVPCB.ddb。
D）在电路板中网络地（GND）的线宽（Track Width）选0.76mum（30mil），电源网络VCC的线宽选0.55mm（20mil），其余线宽均采用缺省设置（0.25mm或10mil）。
E）电路板设计完成后应进行DRC检测，并根据报告的错误提示进行调整，在DRC设计规则（Design Rules）设置中，除Ruting页中的线宽约束（Width Constraint）按“(D)”中要求设置外，其余参数均采用缺省设置。
第 3 页 共 3 页
因篇幅问题不能全部显示，请点此查看更多更全内容