protel复习

5． 如何改变复合式元件的单元？ 复合式元件一般分为几个单元，复合元件中各单元的元件名相同，图形相同，只是引脚号不同，在放置复合式元件时，默认的是放置第一单元，要改变复合式元件的单元，先双击该单元，弹出Part对话框，将part一栏里分别填入1,2,3,4...，点击OK即可 6． 熟悉浏览元器件时设置过滤条件的操作（例如想要看所有C打头的元件）。 在Browse Sch选项卡里点击“Find”，弹出Find对话框，在find component栏中选择by libraryrefer栏，在*号前填写字母“C”，然后点击右下方的Find Now按钮开始查找，搜索完毕后，在find library栏里点击相应的元件库，查看右边的以C打头的元件。 7． 熟悉阵列粘贴的操作方法。 启动阵列式粘贴的方法：“Edit”→“paste array”，也可以用画图工具栏里的阵列式粘贴图标。启动阵列式粘贴后，弹出setup paste array对话框，对话框中各功能如下： Item count：用于设置所要粘贴的元件个数 Text increment：用于设置所要粘贴元件序号的增量值。如将该值设定为1，且元件序号为R1，则重复放置的元件中，序号分别为R2、 R3、 R4。 Rorizontal:用于设置所要粘贴的元件的水平间距。 Vertical：用于设置所要粘贴的元件的垂直间距。 8. 熟悉批量修改元器件参数的方法：（1）全部修改；（2）修改一部分；（3）设置匹配条件。(元件属性中的global命令) 1)用鼠标左键双击一个电容元件，打开其属性对话框。 2)单击右下角的Global按钮，打开全局编辑对话框。 3) 在Attributes To Match By(匹配属性)选项组的Lib Ref文本框中输入“CAP”，同时将Selection选项选为Same，表示对所有选中的Lib Ref为CAP的电容元件进行修改，然后在Copy Attributes(复制属性)选项组中将Designator改为“C40?”，表示电容元件的编号都以“40”开头，后面的数字通过自动编号功能进行设置 4)单击OK按钮

9．说出Protel99SE中的8种主要工作层类型。 Signal Layers(信号层)、 InternalPlanes(内部电源/接地层)、 Mechanical Layers(机械层)、 Masks(阻焊层)、 Silkscreen(丝印层)、 Others(其他工作层面) 、Drill Layers(钻孔位置层) 、Paste Mask(锡膏防护层) 10. 简述PCB的设计流程。 1）绘制电路图 2）规划电路板3）设置参数 4）装入网络表及元件封装 5）元件的布局 6）自动布线 7）手工调整 8）文件保存及输出 11．什么是预布线？在自动布线时如何保护预布线？ 预布线就是在开始自动布线前因为某些特殊要求自己先布好的一些线路（比如电源线和地线），可以对预布下的线进行锁定，这样自动布线就不会重布预布的线了。 锁定预布线的方法很简单，首先画好预布线后，，鼠标双击该线，在Properties栏下的Locked打勾，就可以锁定该布线， 利用全局编辑功能还可以一次性把具有相同属性的布线锁定 12. 给电源VCC和地GND设置自动布线规则—将其连线的最小线宽设置为10mil，最大线宽设置为30mil，优先线宽设置为30mil。 执行菜单命令“Design/Rules...”，弹出“Design Rules\"对话框，单击“Routing”选项卡，选中“ Rule Classes”列表框中的“Width Constraint ”项，双击该选项，弹出max-min width rule对话框，在“All”栏的选项中选择 Net，在下一选项栏中分别选择VCC和GND，将rule name栏中分别修改为VCC和GND，在rule attribute栏中修改线宽：minimum width—10mil，maximum width—30mil，preferred width—30mil。点击OK即可。

13. 了解锁定栅格（SnapOn grid），可视栅格（Visible grid）和电气栅格（Electrical grid）的功能。 锁定栅格（SnapOn grid）：会影响光标的移位，光标在移动过程中，以此设置作为基本单位作跳移。 可视栅格（Visible grid）：图纸上实际显示的栅格的距离，它不会影响十字光标的位移量，只会影响到视觉效果。 电气栅格（Electrical grid）：选中它时，系统再画导线时，会以箭头光标为圆心，以grid栏中的设置值为半径，向四周搜索电气节点，如果找到了最近的节点，就会把十字光标移到该节点上，并在该节点上显示出一个圆点。如果取消该功能，则无自动寻找电气节点的功能。 14、 印刷电路板的抗干扰设计措施 可用串联电阻的办法，降低控制电路上下沿跳变速率；尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短；I/O驱动电路尽量靠近印制板边沿；闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端；尽量用45°折线而不用90°折线；布线应减小高频信号对外的发射与耦合；时钟线垂直于I/O线比平行于I/O线干扰小；元件的引脚要尽量短；石英晶振下面和对噪声特别敏感的元件下面不要走线；弱信号电路、低频电路周围地线不要形成电流环路；需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。

15. 简述PCB排版布局的原则 首先，要考虑PCB尺寸大小。 其次，确定特殊元件的位置。 最后，根据电路的功能单元，对电路的全部元件进行布局。16.去耦电容配置的一般原则如下： ● 电源输入端跨接一个10～100uF的电解电容器。 ● 为每个集成电路芯片配置一个0.01uF的陶瓷电容器。 ● 对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线 （GND）间直接接入去耦电容。 ● 去耦电容的引线不能过长，特别是高频旁路电容不能带引线。 ● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须RC 电路来吸收放电 电流。● CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。 ● 设计时应确定使用高频低频中频三种去耦电容，中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47- 1000uF和470-3300uF。 ● 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 ● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电时，外壳要接地。 配置电容的经验值。

17、.Protel中各元件之间接线安排方式： （1）印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。（2）电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式。（ ３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。 （4）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，切不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。（5）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。 （6）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和吸收信号，引起电路不稳定。

18.Protel 网络表格式 ：标准的Protel网络表文件是一个简单的ASCII码文本文件，在结构上大致可分为元器件描述和网络连接描述两部分。

元器件的描述格式如下： 网络连接描述格式如下 [ 元器件声明开始

C1 元器件序号 ( 网络定义开始 RAD0.2 元器件封装 NetU1_5 网络名称

0.1uf 元器件注释 U1-5 元器件序号及元器件引脚号 0.1uf 元器件注释 C2-1 元器件序号及元器件引脚号 ] 元器件声明结束 ) 网络定义结束

元器件的声明以“[”开始，以“]”结束，将其内容包含在内。网络经过的每一个元器件都要有声明。 网络定义以“(”开始，以“)”结束，将其内容包含在内。网络定义首先要定义该网络的各端口。网络定义中必须列出连接网络的各个端口。

19. 学会在网络表中修改原理图和PCB库文件中元件管脚命名不一致而引起在PCB编辑器中加载网络表的“Node not find”错误。：

一、《1》原理图中未定义元件的封装形式 ：错误提示:Footprint not found in Library（封装未发现）;Component not found（没有元件发现）。如上图编号2、编号23中的错误。错因:由于未在原理图中定义元件的封装形式，所以软件在PCB中装入网络表时找不到对应件的封装。 解决办法:打开网络表文件查看哪些元件未定义，然后到原理图中找到相应的元件，双击该元件，在属性对话框中的FOOTPRINT栏中填入相应的封装即可。 《 2》.PCB封装定义的名称不存在 ：错误提示:Footprint XX not found in Library（元件封装图形库中没有XX 封装形式）; Component not found（没有元件发现）。如上图编号3、编号26中的错误。错因:在PCB文件中未调入相应的PCB元件库或PCB库中的元件名与原理图中定义的名称不同。 解决办法:在PCB文件中确认所需要的PCB元件库是否都已调入，并核对原理图中元件封装名称是否与PCB元件库的名称一致。《 3》.元件管脚名称与PCB库中封装管脚名称不同 ：错误提示:Node not found（没有发现焊盘）。如上图编号19、编号24中的错误。错因:元件管脚名称与PCB库中封装的管脚名称不同。 解决办法:可编辑原理图库或PCB库中元件的管脚名称，使之相互一致。 《 4》.原理图中元件的管脚数多于PCB封装管脚数 错误提示:Node not found（没有发现焊盘）。如上图编号22中的错误。错因:由于原理图库中元件的管脚数与PCB库中封装的管脚数目没能一一对应。 解决办法:回到原理图中重新定义元件的封装即可。使元件管脚数与封装管脚数、管脚名一致。 《5.》元件标号重复 ：这类错误没有提示，往往比较隐蔽，较难发现。错因:元件标号重复所致。解决办法:回到原理图中修改重复元件标号。网络表装入错误经常发生，主要是关于封装错误。发现错误后，应先浏览，后排除。宏命令执行有序的，前面的宏命令有误，就会引起后续的错误。错误的排除应抓住根源，这样才能快速有效的解决问题。同时需要在设计原理图和编辑PCB元件库时尽量规范，细心，以减少错误发生。

二、. 常见错误分析与处理 ：在导入网络表时，错误信息提示多种多样，这里以若干例子介绍网络表常见错误及其分析、处理方法。 例1：错误信息：Add new Component U2 Error：Footprint SMS not found in Library 。该信息表明，在导入元器件U2时，在当前封装库中未发现U2的封装－SMS。 原因：在原理图中定义的封装名－SMS，在当前封装库中没有，或该封装名输入有误。 处理方法：检查封装名是否输入错误，检查该封装是否存在于Protel 99 SE的封装库索引中。若是前者，则在原理图中重新输入封装名，重新创建网络表；若是该封装在未加载的封装库中，则需要加载封装库；若是排除了前两个原因，那么可以肯定该封装是未定义的，需要设计者自建该封装。 例2：错误信息：Add node D1-1 to Net +5 Error: Node not found 。该信息表明，在所定义的封装中，与网络Net +5中元器件D1的1号引脚对应的焊盘未找到。 原因：该元器件的封装是存在的，但封装的焊盘序号与原理图中该元器件的电气图形的引脚序号不一致，如在电气图形中引脚序号使用数码表示(“1”、“2”)，，而在封装中对应焊盘的序号却使用字母表示（“A”、“K”）。 处理方法：打开包含该封装的封装库，修改该封装焊盘的序号为数码（必须与原理图中电气图形的序号表示一致），或打开原理图元器件库，修改元器件电气图形的序号为字母，然后单击“Update Schematic”，重新创建网络表。 例

3：

Add new Component C1 Footprint not Found in Library 。该信息表明，元器件C1的封装未定义。 原因：在原理图中，没有给出C1的封装。 处理方法：回到原理图，为C1定义一个封装，重新创建网络表，或在网络表中，直接为C1输入封装名，并保存网络表文件。