变共模宽电源范围的高速比较器[发明专利]

*CN103066966A*

(10)申请公布号(10)申请公布号 CN 103066966 A(43)申请公布日 2013.04.24

(12)发明专利申请

(21)申请号 201210579399.4(22)申请日 2012.12.27

(71)申请人成都锐成芯微科技有限责任公司

地址610041 四川省成都市高新区益州大道

1800号G1栋1705室(72)发明人不公告发明人(51)Int.Cl.

H03K 5/24(2006.01)H03M 1/34(2006.01)

权利要求书1页 说明书4页 附图4页权利要求书1页 说明书4页 附图4页

()发明名称

变共模宽电源范围的高速比较器(57)摘要

一种变共模宽电源范围的高速比较器，所述高速比较器电路包括一第一预放大器A1、一第二预放大器A2、一第三预放大器A3、一第四预放大器A4、一动态比较器DC、一RS触发器RS1、一第一异或门XOR1、一第二异或门XOR2、和一反相器INV。所述第一预放大器A1保证高共模电平时比较器能提供较高的分辨率和带宽，所述第二预放大器A2保证在低共模电平时比较器能提供较高的分辨率和带宽。该电路可以工作在很宽的电源电压范围，同时保证各种电源电压下比较器都能提供高的带宽和高的分辨率。

CN 103066966 ACN 103066966 A

权 利 要 求 书

1/1页

1.一种变共模宽电源范围的高速比较器，其特征在于：所述高速比较器电路包括一第一预放大器A1、一第二预放大器A2、一第三预放大器A3、一第四预放大器A4、一动态比较器DC、一RS触发器RS1、一第一异或门XOR1、一第二异或门XOR2和一反相器INV。

2.如权利要求1中所述的变共模宽电源范围的高速比较器，其特征在于：所述第一预放大器A1的Vip输入端与所述第二预放大器A2的输入端Vip相连；所述第一预放大器A1的Vin输入端与所述第二预放大器A2的输入端Vin相连；所述第一预放大器A1的Von输出端与所述第二预放大器A2的输出端Von、与所述第三预放大器A3的输入端Vip，相连于von1；所述第一预放大器A1的Vop输出端与所述第二预放大器A2的输出端Vop、与所述第三预放大器A3的输入端Vin，相连于vop1；所述第三预放大器A3的输出端Von与所述第四预放大器A4的输入端Vip相连；所述第三预放大器A3的输出端Vop与所述第四预放大器A4的输入端Vin相连；所述第四预放大器A4的输出端Von与所述动态比较器DC的输入端Vin相连；所述第四预放大器A4的输出端Vop与所述动态比较器DC的输入端Vip相连；所述动态比较器DC的输出端Qn与所述RS触发器RS1的输入端R、与所述第一异或门XOR1的输入端A，相连于Q；所述动态比较器DC的输出端Qp与所述RS触发器RS1的输入端S、与所述第一异或门XOR1的输入端B，相连于Qb；所述第一异或门XOR1的输出端Y与所述第一预放大器A1的输入端Don、与所述第二预放大器A2的输入端Don、所述第三预放大器A3的输入端Don、所述第四预放大器A4的输入端Don、相连于Over；所述第二异或门XOR2的输出端与所述反相器N1的输入端A、与所述第二预放大器A2的输入端EN，相连于Fip；所述反相器N1的输出端Y与所述第一预放大器A1的输入端EN相连。

3.如权利要求2中所述，在N bit（N为数模转换器的精度）的数模转换器的第一个到第i（i介于1与N之间，且为固定值）个比较周期，在前i个比较周期内，比较器输入共模电平相对较高，所述第二预放大器A2关闭，所述第一预放大器A1开启，由所述第一预放大器A1提供第一级预放大作用；在N bit的数模转换器的第i+1到第N-1个比较周期，该N-i-1个周期内，比较器输入共模电平相对较低，所述第一预放大器A1关闭，所述第二预放大器A2开启，由所述第二预放大器A2提供第一级预放大作用。

4.如权利要求3中所述，所述第一预放大器A1和所述第二预放大器A2需要开启或者关闭，使能信号由所述第二异或门XOR2和所述反相器N1产生，所述第二异或门XOR2和所述反相器N1一起根据是否完成第i个比较周期，产生控制信号关闭或者开启所述第一预放大器A1和所述第二预放大器A2。

2

CN 103066966 A

说 明 书

变共模宽电源范围的高速比较器

1/4页

技术领域

[0001]

本发明涉及模数转换器设计，具体涉及一种变共模宽电源范围的高速比较器。

背景技术

在现代先进电子系统的前端广泛的应用模数转换器（A/DC），以充分利用先进的数

字信号处理技术来对模拟信号进行处理，在各种A/DC中，逐次逼近A/DC是中等至高等分辨率应用的常见结构，有着很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集系统等。在大多数应用中，ADC工作的电源电压范围仅限于特定电源电压下±10%的波动范围，比如常见的3.3±10% V，这就远远不能满足宽电源范围内工作的要求。比如基于MCU数据采集系统，要求ADC在2.2V到5.5V都能有效的工作。除宽电源范围外，低功耗也是现代电子系统的核心竞争力之一。

[0003] 单调变化的逐次逼近ADC算法以其芯片面积小和较低功耗，得以广泛的应用。其特点是内部数模转换器输出共模电平在转换的第一个周期到最后一个周期，从二分之一电源逐渐趋近于零电平。其致命缺陷是在宽电源范围下，由于比较器共模电平的变化，预放大器输入端在比较的第一个周期或者最后几个周期，性能弱化乃至根本不能工作，这导致比较器难以提供高的分辨率。故设计一款能工作在宽电源电压范围下，可变共模电平的高速比较器非常重要，以保证模数转换器都能提供高的性能。

[0002]

发明内容

[0004] 本发明的目的是，提供一种应用于单调变化的逐次逼近模数转换器算法下的宽电源电压范围、可变共模输入的高速比较器，该电路可以工作在很宽的电源电压范围，同时保证各种电源电压下比较器都能提供高的带宽和高的分辨率。[0005] 本发明采用的技术方案为，一种变共模宽电源范围的高速比较器，其特征在于：所述高速比较器电路包括一第一预放大器A1、一第二预放大器A2、一第三预放大器A3、一第四预放大器A4、一动态比较器DC、一RS触发器RS1、一第一异或门XOR1、一第二异或门XOR2、一反相器INV，所述第一预放大器A1保证高共模电平时比较器能有效工作，所述第二预放大器A2保证在低共模电平时比较器能有效工作。

[0006] 所述第一预放大器A1的Vip输入端与所述第二预放大器A2的输入端Vip相连；所述第一预放大器A1的Vin输入端与所述第二预放大器A2的输入端Vin相连；所述第一预放大器A1的Von输出端与所述第二预放大器A2的输出端Von、与所述第三预放大器A3的输入端Vip，相连于von1；所述第一预放大器A1的Vop输出端与所述第二预放大器A2的输出端Vop、与所述第三预放大器A3的输入端Vin，相连于vop1；所述第三预放大器A3的输出端Von与所述第四预放大器A4的输入端Vip相连；所述第三预放大器A3的输出端Vop与所述第四预放大器A4的输入端Vin相连；所述第四预放大器A4的输出端Von与所述动态比较器DC的输入端Vin相连；所述第四预放大器A4的输出端Vop与所述动态比较器DC的输入端Vip相连；所述动态比较器DC的输出端Qn与所述RS触发器RS1的输入端R、与

3

CN 103066966 A

说 明 书

2/4页

所述第一异或门XOR1的输入端A，相连于Q；所述动态比较器DC的输出端Qp与所述RS触发器RS1的输入端S、与所述第一异或门XOR1的输入端B，相连于Qb；所述第一异或门XOR1的输出端Y与所述第一预放大器A1的输入端Don、与所述第二预放大器A2的输入端Don、所述第三预放大器A3的输入端Don、所述第四预放大器A4的输入端Don、相连于Over；所述第二异或门XOR2的输出端与所述反相器N1的输入端A、与所述第二预放大器A2的输入端EN，相连于Fip；所述反相器N1的输出端Y与所述第一预放大器A1的输入端EN相连。[0007] 本发明的比较器工作原理如下：

在N bit（N为数模转换器的精度）的数模转换器的第一个到第i（i介于1与N之间，且为固定值）个比较周期，所述第二预放大器A2关闭，所述第一预放大器A1开启。在前i个比较周期内，比较器输入共模电平相对较高，由所述第一预放大器A1提供第一级预放大作用。

[0008] 在N bit的数模转换器的第i+1到第N-1个比较周期，所述第一预放大器A1关闭，所述第二预放大器A2开启，该N-i-1个周期内，比较器输入共模电平相对较低，由所述第二预放大器A2提供第一级预放大作用。

[0009] 所述第二异或门XOR2和所述反相器N1一起根据是否完成第i个比较周期，产生控制信号关闭或者开启所述第一预放大器A1和所述第二预放大器A2。 i的值可以根据具体项目电源电压范围选定，当电源电压范围较宽时，i值靠近N，当电源电压较窄时，i值靠近1。

[0010] 在N bit 模数转换器的每个比较周期内，输入信号经所述第一预放大器A1或者所述第二放大器A2第一级放大后，由所述第三预放大器A3、所述第四预放大器A4依次放大，然后经过所述动态比较器将输入信号放大到逻辑差分输出，得到的逻辑差分输出经过所述的RS触发器RS1锁存，得到本周期的比较结果，同时所述的差分输出信号Q和Qn逻辑相反时，经过所述第一异或门XOR1得到所述的比较完成标志Over，表示本周期的比较完成，复位所述各预放大器的输出端，提高下一比较周期的速度。

[0011] 本发明提供了一种可动态调整第一级预放大器信号路径的高速比较器，该电路可以保证电源电压较低和输入共模电平变化时仍能有效工作，当与单调变化的逐次逼近模数转换器算法结合时，不仅可以提供低功耗，小面积，还可以保证宽电源电压范围内的模数转换器的性能指标。附图说明

图1为本发明高速比较器实现电路的结构框图。

[0013] 图2为本发明高速比较器之预放大器A1电路实现。[0014] 图3为本发明高速比较器之预放大器A2电路实现。[0015] 图4为本发明高速比较器之预放大器A3、A4电路实现。[0016] 图1中：1. 预放大器A1；2. 预放大器A2；3. 预放大器A3；4. 预放大器A4；5. 动态比较器DC；6. RS触发器RS1；7. 异或门XOR1；8. 异或门XOR2；9. 反相器N1。[0017] 图2中：带复位、使能控制的电阻负载PMOS差分输入，差分输出放大器。[0018] 图3中：带电平位移、复位、使能控制的电阻负载PMOS差分输入，差分输出放大器。[0019] 图4中：常规电阻负载PMOS差分输入，差分输出放大器。

[0012]

4

CN 103066966 A

说 明 书

3/4页

具体实施方式

[0020] 下面结合附图和具体实施方式对本发明作进一步阐述。[0021] 请参见图1，本发明中的变共模宽电源高速比较器电路包括：预放大器（A1）、预放大器（A2）、 预放大器（A3）、预放大器（A4）、动态比较器（DC）、RS触发器（RS1）、异或门（XOR1）、异或门（XOR2）、反相器（N1）。[0022] 预放大器（A1）的Vip输入端与预放大器（A2）的输入端Vip相连；预放大器（A1）的Vin输入端与预放大器（A2）的输入端Vin相连；预放大器（A1）的Von输出端与预放大器（A2）的输出端Von、与预放大器（A3）的输入端Vip，相连于von1；预放大器（A1）的Vop输出端与预放大器（A2）的输出端Vop、与预放大器（A3）的输入端Vin，相连于vop1；预放大器（A3）的输出端Von与预放大器（A4）的输入端Vip相连；预放大器（A3）的输出端Vop与预放大器（A4）的输入端Vin相连；预放大器（A4）的输出端Von与动态比较器（DC）的输入端Vin相连；预放大器（A4）的输出端Vop与动态比较器（DC）的输入端Vip相连；动态比较器（DC）的输出端Qn与RS触发器（RS1）的输入端R、与异或门（XOR1）的输入端A，相连于Q；动态比较器（DC）的输出端Qp与RS触发器（RS1）的输入端S、与异或门（XOR1）的输入端B，相连于Qb；异或门（XOR1）的输出端Y与预放大器（A1）的输入端Don、与预放大器（A2）的输入端Don、预放大器（A3）的输入端Don、预放大器（A4）的输入端Don、相连于Over；异或门（XOR2）的输出端与反相器（N1）的输入端A、与预放大器（A2）的输入端EN，相连于Fip；反相器（N1）的输出端Y与预放大器（A1）的输入端EN相连。[0023] 预放大器（A1）、（A2）、（A3）、（A4）一起构成高速比较器的预放大部分，其中预放大器（A1）、（A2）一起构成预放大器的第一级，保证共模电平变化时，第一级都能有效提供该级的增益；预放大器（A3）、（A4）分别构成高速比较器的第二级、第三级预放大。尽管预放大器（A3）、（A4）可以设计时提供较高的增益，但是由于运放的增益带宽乘积一定，增益的提高必然导致带宽的减小，故三级预放大都必须有效控制且能有效提供每级的增益。由于输入共模电平的变化，若仅仅使用预放大（A1）、（A2）的其中一个，都不能保证第一级的有效增益：预放大器（A1）在高压低共模电平输入时，增益接近0dB，但在低压高共模电平输入时能有效工作，而预放大器（A2）在低压高共模电平时基本不能工作，但在低共模电平时能有效工作。预放大器（A1）、预放大器（A2）的共同作用，保证输入共模电平变化时都能有效提供该级的有效增益。同时，为了减少预放大器（A1）、（A2）之间的相互影响和降低比较器的功耗，根据共模电平的变化关闭其中一个模块。而使能信号由来自于表征比较周期的SP[i]、SN[i]提供，在第i个比较周期结束前，SP[i]、SN[i]为同向信号，故经异或门（XOR2）后Fip（前i个周期的缩写）在前i个周期一直为低电平，关闭预放大器（A2），由于比较器输入共模电平从二分之一电源逐渐降低为地，前i个比较周期的共模电平相对后N-i个比较周期的共模电平高得多，预放大器（A1）正好能提供有效的放大；在第i+1到N-1个周期，SP[i]、SN[i]为反向信号，故经异或门（XOR2）后Fip为高电平，开启预放大器（A2）。Fip经反相器（N1）后为低电平，关闭预放大器（A1），该N-i-1个周期输入共模电平更接近于地，而预放大器（A2）正好能提供有效的放大。经过三级预放大后的信号，经动态比较器（DC）比较产生逻辑电平，再经RS触发器（RS1）锁存得到每次比较周期的比较结果，同时每次比较结束时，动态比较器（DC）都会输出差分逻辑信号Q、Qb，经异或门（XOR1）后产生高电平信号Over，复

5

CN 103066966 A

说 明 书

4/4页

位预放大器（A1）、（A2）、（A3）、（A4）的输出，使得下一次比较时预放大器能更快的工作。[0024] 请参见图2，预放大器（A1）为PMOS输入电阻负载的全差分输入差分输出放大器，其中M3为输出复位开关，在每个比较周期结束时，复位差分输出端Von和Vop。M8a和M8b为预放大器（A1）的使能管，当输入端EN为高电平时，本预放大器工作，否则关闭。选择电阻负载为的是提高预放大器的带宽，如果采用MOS管做负载，MOS管的寄生将放大器的带宽。这对于设计比较周期在10ns左右的比较器相当困难。[0025] 请参见图3，预放大器（A2）由电平位移电路（M1a/M4a和M1b/M4c构成）和PMOS输入电阻负载的全差分输入差分输出放大器。电平位移电路的作用是共模电平靠近地时，抬高输入信号直流电平，使差分输入对管PMOS对能工作在饱和区。其中M3b为输出复位开关，在每个比较周期结束时，复位差分输出端Von和Vop。M11a~M11d为预放大器（A2）的使能管，当输入端EN为高电平时，本预放大器工作，否则关闭。选择电阻负载为的是提高预放大器的带宽，如果采用MOS管做负载，MOS管的寄生将放大器的带宽。这对于设计比较周期在10ns左右的比较器相当困难。[0026] 请参见图4，预放大器（A3）、预放大器（A4）都为常规结构的PMOS输入电阻负载的全差分输入差分输出放大器，其中M3为输出复位开关。

6

CN 103066966 A

说 明 书 附 图

1/4页

图1

7

CN 103066966 A

说 明 书 附 图

2/4页

图2

8

CN 103066966 A

说 明 书 附 图

3/4页

图3

9

CN 103066966 A

说 明 书 附 图

4/4页

图4

10