与非门的版图设计实验报告

1. 实验目的

1.1 了解Schematic设计环境；

1.2 掌握与非门电路原理图输入方法； 1.3 掌握与非门电路的版图绘制方法； 1.4 掌握版图DRC、LVS验证及仿真方法。

2. 实验内容：

1）、二与非门的电路及仿真：

1电路图： ○

2激励信号（以表格的形式给出） ○

Vdd gnd A B

Function DC Voltage1 Voltage2 Period voltage/V /V /V /S Pulse width/S dc dc pulse pulse 1.8 0 \\ \\ \\ \\ 1.8 1.8 \\ \\ 0 0 \\ \\ 400n 400n \\ \\ 200n 200n 3电路图的仿真结果。 ○

2）、二与非门的版图及仿真：

1版图（写出版图的面积） ○

版图面积大约为:15*14=210 um2

2版图的后仿提取网表 ○

3激励信号（以表格的形式给出） ○

Vdd gnd A B

Function DC Voltage1 Voltage2 Period voltage/V /V /V /S Pulse width/S dc dc pulse pulse 1.8 0 \\ \\ \\ \\ 1.8 1.8 \\ \\ 0 0 \\ \\ 400n 400n \\ \\ 200n 200n

4版图的仿真结果。 ○

3、收获与感悟：

通过这次与非门的实验，我更加熟练地学会了layout的过程，已经能够独立完成电路图、版图的制作和电路的仿真、寄生参数提取、电路后仿真。这次实验完成后，我在做整个比较器设计的时候，我再次对这次设计的与非门进行了一些修改，主要是优化了面积，改善了输入输出端的位置，使我能在布局比较器的时候更方便。可见我第一次设计出来的版图还是有很多地方欠考虑的，特别的面积没有做最好的优化，我在后面的实验中做了一些完善，最后还是完成了面积比较理想的完整的比较器。